EDA365电子工程师网

标题: 优化封装以满足SerDes应用键合线封装规范 [打印本页]
作者: pjh02032121    时间: 2014-3-6 12:54
标题: 优化封装以满足SerDes应用键合线封装规范
本帖最后由 pjh02032121 于 2014-3-6 12:52 编辑
1 m% \! e- z$ U4 p0 m8 P8 X) _
8 B4 d3 Z2 Z) n& P对于10Gbps及以上数据速率的SerDes，每个数据位的单位间隔是随着近 20～30ps的信号上升/下降时间而缩短的。选择合适的封装互连结构，有效地传输这些信号已成为最大限度减少信号完整性问题的重要考虑因素，如串扰、阻抗不连续性等。对于低成本应用，键合线封装是替代相对高端的倒装芯片封装的首选方案，但它缺乏执行大I/O数、控制阻抗及为芯片提供有效电源的设计灵活性。% A/ b) c3 c9 Y
　　本文将讨论通过优化封装内的阻抗不连续性和改善其回波损耗性能，以满足10Gbps SerDes键合线封装规范。
+ f. p. b" U1 J- T　　差分阻抗
3 B- W1 u$ Y3 y  s  |2 u( t　　一个典型的SerDes通道包含使用两个单独互连结构的互补信号发射器和接收器之间的信息交换。两个端点之间的物理层包括一个连接到子卡的键合线封装或倒装芯片封装的发射器件。子卡通过一个连接器插在背板上。背板上的路由通过插入的子卡连接到一个或一组连接器。采用键合线或倒装芯片封装的接收芯片也位于这些子卡上。
: G' L; u& T/ f$ ^7 I$ S　　如果设计不合适，一个通道中的这些多重转换将会影响信号完整性性能。在10Gbps及以上，通过最大限度地减少阻抗不连续性，得到适合的互连设计已成为提高系统性能的一个重要的考虑因素。由于封装内有许多不连续区，该收发器封装在提高回波损耗性能方面存在一个重要瓶颈。
2 _, Q, p5 A; q$ G& V　　SerDes通道设计通常为100Ω差分阻抗。由于差分信号采用奇模传播，差分对的每线奇模阻抗都必须是50Ω。差分对的每线信号都需要有50Ω的恒阻抗，以尽量减少回波损耗，最大限度地提高性能。
. l( A% p9 ^' c9 @　　损耗较少的系统的奇模阻抗定义为：
4 {2 [4 Z( b+ s3 C0 d) G- ~

% D  v: |2 @  A5 k* R; L2 P2 O: S0 b' o8 }6 L
　　为了优化每线阻抗，所有四个分量都需要平衡，以达到50Ω阻抗。对于差分对，在每一个单端信号传送一对信号，L12和C12分量都不存在，Zodd是自L/C的平方根。& C6 z& ]% C& _5 }( `$ u7 \9 ?

9 p, h1 J- C3 y3 p  L1 J& @　　一次预处理封装! F, a: w$ r; Q
( \. R- t% Z( O8 c
　　有三个差分对的典型的键合线封装的截面如图1所示。发射器对以蓝色显示，居中的接收器对为红色。该封装基板是一个传统的4层基板，顶层有微带印制线，第二层和第三层是电源/接地，焊球在最后一层。这个一次预处理设计的优化可以满足基频数据速率下-15dB和一次谐波频率数据速率下-10dB的回波损耗规范。% b) T$ F7 U, K2 J( t" b

0 ]0 j& \) ]$ C3 ~
图1 一次预处理封装
9 ]9 c  ]+ P3 H& p: x  J/ K3 c
　　一个典型的键合线封装可以分成三个阻抗区；主要是感应键合线区、印制线路由传输线区和电容焊球/通孔区。* A' z, F' I' w1 P/ l. o
　　单端和差分TDR响应
# y. S8 v) s# |4 Q3 _　　时域反射计(TDR)技术用来监控从芯片到PCB的信号遇到的阻抗。图2显示了作为一个单端信号，也可作为一个差分信号驱动的差分对中的每线TDR响应。图1中只有一个对用于TDR分析，而其他对接地，忽略串扰对TDR响应的影响。
- S% V! s+ h% u  V) l9 m0 u　　单端TDR曲线显示了主要电感、后面跟着一小段传输线的高阻抗键合线区互连结构，其后面是电容、低阻抗通孔和焊球区。由于在差分对键合线区有强大的相互感耦合，当相同的结构进行差分驱动时，电感键合线尖峰不太明显。由于差分设置的互电容增加了一倍，电容dip显着恶化。消除来自通孔/焊球区的额外电容是实现100Ω 差分阻抗的关键。图2 还显示了焊点区的电场(E-field)曲线，以及集中在焊点上的强电场。. f: D" B3 e0 D2 G( z& V$ D  K3 ]
/ f, `! \$ a: B8 U) t
图2 单端和差分TDR曲线
, g3 ]! r) Y+ z- H9 z+ |- n- j
　　6 ?/ K8 T+ {0 _. H% L5 f3 K
提高TDR 性能
5 c& `7 I& ?( v7 |2 c! g; h　　图3显示了原来布局的变化(在焊点/通孔区)及其对差分TDR性能的影响。这些略大于焊点的孔是在焊点上的金属层Layout_2上实现的。原有布局的电容dip现在大约小到20Ω。另一个来自Layout_2的试图修改的部分是从松散耦合到紧耦合来改变通孔定位，如Layout_3所示。紧耦合通孔旨在提高差分对的串扰性能。它已在另一项研究中得到证明，串扰性能的改善微乎其微，这里不介绍这项研究的其他内容。Layout_3的粉色波形显示，由于额外两个通孔之间的电容耦合，电容dip略差。
0 n0 O! p$ S2 J! s  v  p4 b- J$ a
: ~" Z/ I" x7 O6 ]' }) L$ Q% ?
图3 三种布局的差分TDR响应
9 J3 @) l: V* P. z2 D1 B4 m

: g+ |% c2 l; v0 k& p　　回波损耗性能的影响
1 d% V- R' I8 k9 w! _2 a　　图4显示了每次修改后回波损耗性能的影响。Layout_3原始布局的整体回波损耗最差。Layout_2 显示出最佳的整体回波损耗，它直接关系到其TDR性能。
; c' ^8 L# y! E　　在5GHz下Layout_2的回波损耗为-16dB，而在10GHz下为-14dB，可以轻易满足基频为-15dB的规范，以及10Gbps SerDes接口一次谐波频率-10dB的规范。
4 d) I; z8 n2 e$ O/ Y7 J

) Y# T4 \, {- ~) ]
图4 每次修改后回波损耗性能的影响

( V+ u1 _6 H! p( M+ {3 O! g
8 a! ?$ w6 ~. N! c, a　　片芯焊点环布局的影响
* Y/ W0 e- l  x　　为了尽量减少对间串扰，理想的是用回波焊点隔开芯片上的每个差分对。当边缘速率在20-30ps级时，由于干扰源-受扰者串扰，可能严重恶化接收器性能，这一点至关重要。要保持通孔和焊球焊点区与Layout_2一致，图5给出了与芯片封装键合线连接相关的两个额外的封装布局变化。
! G- N" P$ C: ^- ^  Y
6 f' w/ N0 r( H: T0 T
图5 片芯焊点环和键合线布局变化

3 K2 T, p) I3 ]/ L9 F  P) X6 u4 M. L　　图6显示了三个布局的差分TDR和回波损耗性能。蓝色的Layout_2响应与前边的图一样。由于相对较小的间断电感，但其频域影响不变，Layout_4的TDR性能稍好。Layout_5 TDR响应显示，由于相对于其他两个布局的键合线，感应尖峰几乎为2倍。图6也显示了长键合线对回波损耗性能恶化的直接影响。
9 a1 \# X% U5 ~! L

7 d/ M2 o- {( o, M! \' k) A
图6 由于 片芯焊点环和键合线布局的改变影响了TDR和回波损耗性能

( T% s. ?+ \5 w) J/ t　　本文小结( J) }6 H, H5 D& Y( d7 q
　　本文解释了键合线封装中的两个主要不连续区；讨论了10Gbps数据速率范围优化键合线封装布局的快速技术；也显示了键合线长度对回波损耗性能恶化的影响。& K; d& u; v& b+ \
# v. O% U: I( Z
转自：http://bbs.dzsc.com/space/viewspacepost.aspx?postid=89384
作者: lijun_0605    时间: 2014-5-5 16:09
这个太棒了，顶起
作者: inter211    时间: 2014-8-19 13:55
顶起，受教了，谢谢
作者: willyeing    时间: 2014-9-4 13:27
好牛呀
作者: gaoyubindan    时间: 2014-11-11 23:59
狂顶楼主
作者: 格林杨    时间: 2014-11-28 16:15
这个帖子很有营养。感觉做SI很多时候得多动手，多仿真。才能总结出经验规律。
作者: 啤酒花    时间: 2015-3-11 09:06
好资料，涨知识。看来pcb级的仿真还不够，必须努力学习封装。顶楼主的好资料
作者: pijiuhua    时间: 2015-3-12 08:20
这是关于wire bonding的，有没有关于bump的啊，以后FC是发展方向。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2