EDA365电子工程师网

标题: SSD drc发现报错,原因不明! [打印本页]

作者: donkey    时间: 2014-2-14 22:19
标题: SSD drc发现报错,原因不明!
本帖最后由 donkey 于 2014-2-14 22:30 编辑
, h5 p* f' s1 q9 x/ }5 c
0 p* k% ?, B# _  o+ Kdrc时候没有找到具体原因,各位看下!
' P/ Q8 O5 V, n4 y' D这是power内层,想把+2.85V铜皮重新铺下,步骤:先删除,后重新Z-COPY,转换动态铜皮,死活不显示铜皮了!无语 ...
6 I  d* ?3 a2 P8 m
. m; h1 q; w( s" g7 \* G2 @( O+ T) `7 N  K' y6 @8 h2 q7 @
DRC dangling检查时有 这个嘛意思?
! G# `" v% Z5 D; J9 {" P8 p
/ A% S" n6 a! c  R+ J' r过孔打到焊盘上?
& M! B0 C% S+ b1 d7 }. W! v  W# J$ X) N$ {7 _- \$ E
shape 错误无法定位

IMG_20140214_170259_副本.jpg (251.8 KB, 下载次数: 2)

top

top

IMG_20140214_170321_副本.jpg (254.36 KB, 下载次数: 4)

bottom

bottom

作者: allegro小菜    时间: 2014-2-17 10:35
你这说明还有一块孤铜没删除!如果过孔密集的地方没找到!就说明被你其他铜皮给覆盖住了! vG是说明你你via打到pin里了!

IMG_20140214_100343_副本[1].jpg (152.48 KB, 下载次数: 0)

IMG_20140214_100343_副本[1].jpg

作者: donkey    时间: 2014-2-18 13:57
allegro小菜 发表于 2014-2-17 10:35
; x( r6 V: I# c& }) v你这说明还有一块孤铜没删除!如果过孔密集的地方没找到!就说明被你其他铜皮给覆盖住了! vG是说明你你via ...
. a! O  n2 m: u( P5 _8 D
重新将top层的铜皮更新了,问题没有了!,多谢!




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2