EDA365电子工程师网

标题: DDR3時鐘匹配 [打印本页]
作者: klend    时间: 2014-1-9 14:02
标题: DDR3時鐘匹配
請問大家，DDR3的差分時鐘的匹配是怎樣的，看過不同的電路路，各有各的說法。

DDR3差分时钟匹配.jpg (26 KB, 下载次数: 11)

DDR3差分时钟匹配.jpg
作者: isaac2429    时间: 2014-1-9 15:12
有很多种。其实说白了就是源端匹配，末端端接。
作者: isaac2429    时间: 2014-1-9 15:16
看情况而定的。$ L; T0 H' G8 j/ ^6 X' a: Y
源端匹配有：
* _+ E0 v# d: N) C单根并联22ohms左右的电阻。这样会拉低信号幅值但是可以减少反射。( x, b7 u* V& ^8 i' d
两线间并联100ohms电阻。这样会拉低信号幅值但是可以减少反射。
: E- V  |6 R" k$ a, @( @/ j并联容抗为100ohms的电容。不拉低幅值，稍微减缓上升时间，减少反射。: o  h' @) \( v- q, H0 s2 z
末端匹配有：
* O; ^( _8 ^9 sT型匹配，pai型匹配，还有图中这种T型的变种。很多。0 D! b# F7 r! s0 J4 ^
最简单的就是两线之间并联100ohms电阻或者单根50ohms电阻上啦到VTT。
6 M! l8 Q/ p2 `. d$ m1 b7 h! Y6 \/ }+ Z6 f( _3 C" v9 [
根据驱动器的驱动能力仿真得到的结果比较靠谱。
作者: 有所不为    时间: 2014-1-9 15:16
匹配有阻抗匹配和时序匹配。阻抗匹配，首先时钟线走线要控制好差分阻抗，通常100欧，再就是会有匹配电路，一般都是末端匹配，如你图中的阻容器件需放到链路的末端。对于时序匹配首先同对两根线要做等长，时钟和地址、数据线的时序关系要看芯片资料来定，不同芯片之间会有些差别
作者: ZM218wri    时间: 2014-2-22 23:39
这个图用100欧？应该是50欧啊
作者: 飞雪逐青    时间: 2014-6-27 11:17
isaac2429 发表于 2014-1-9 15:16" Z* {' k4 P+ H  a0 y, G$ b5 l
看情况而定的。. a( ~+ @( U  h/ \/ P" b1 P0 T4 d% z3 l
源端匹配有：0 @, u) }. V  A! B) A% w, |5 I
单根并联22ohms左右的电阻。这样会拉低信号幅值但是可以减少反射。

8 c  i$ q( ]8 `1 [# ^用什么仿真软件比较好！
作者: isaac2429    时间: 2014-6-28 10:26
飞雪逐青 发表于 2014-6-27 11:17
3 r$ ?3 G% h! P/ I0 S用什么仿真软件比较好！
& S4 |. N1 s) {- @4 {
是个时域的仿真软件都可以··最简单容易上手的当然是hyperlynx



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2