EDA365电子工程师网

标题: 二层板DDR3走线 两个信号线周围包着地是什么作用呢, [打印本页]

作者: liaotingkang    时间: 2014-1-7 12:37
标题: 二层板DDR3走线 两个信号线周围包着地是什么作用呢,
各位好:
. k" n% s) J/ r9 m      图上黄色箭头指示,二层板DDR3走线 两个信号线周围包着地是什么作用呢,

二层板DDR3走线.jpg (192.59 KB, 下载次数: 10)

二层板DDR3走线,

二层板DDR3走线,

作者: liaotingkang    时间: 2014-1-7 12:38
还有两层板怎么控制阻抗呢,
作者: lxizj    时间: 2014-1-7 13:24
1.两层板不能控制阻抗。
0 n0 F8 F$ u7 }9 v2.信号线走位包地是用来做信号的伴随地的,因为从你板子上看,bottom是没有完整地的。如果没有伴随地,信号的回流会成问题。9 R4 d2 V2 E- j. s) G- D
! g1 V4 P" [. }( s! V' v" k6 H6 n
八卦下,LZ家做RK平板吗?
作者: liaotingkang    时间: 2014-1-7 15:33
bottom 是完整的地,请问题下,控制阻抗 的条件是?
作者: liaotingkang    时间: 2014-1-7 15:35
如果两层板不能做阻抗的话,哪DDR的数据和地址都是走50 ohm,CLK 差分对为100 ohm,哪这块怎么调的阻抗呢,大侠!!!!
作者: jinxinyu    时间: 2014-1-7 15:37
可以认为就是为了阻抗匹配。阻抗计算工具Polar的模型里面好像有这个模型。
作者: liaotingkang    时间: 2014-1-7 15:40
Polar99 哪个模型,求上图!!) q" O& R) Q% E( Q
大侠
作者: liaotingkang    时间: 2014-1-7 16:15
bottom 是完整的地,请问题下,控制阻抗 的条件是?
作者: meng219902    时间: 2014-1-7 19:35
ding一个
7 ^6 I( E' G5 _( m
作者: 861210968    时间: 2014-1-8 20:36
作用就是防止干扰
作者: aptx4689lx    时间: 2014-1-9 23:37
我告诉你,两层做阻抗不再是与底面的参考层,而是与线两侧的地做。是做阻抗的。而且数字信号隔地本就减少串扰。其实原则上任意要求阻抗的线都应该两侧配地,只是现在阻抗的变化对信号的影响还在能接受的范围内。
作者: isaac2429    时间: 2014-1-10 10:51
F:\cross\2014-01-10 10 50 07
作者: isaac2429    时间: 2014-1-10 10:52
不会上图,见附件。

2014-01-10 10 50 07.png (31.33 KB, 下载次数: 2)

2014-01-10 10 50 07.png

作者: maikeo    时间: 2014-1-11 22:37
两层板做阻抗控制叫做共面阻抗
作者: qiangqssong    时间: 2014-1-13 16:31
这个13、14楼说的很清楚了!!就是做阻抗控制用的!!
作者: xiaoyangren    时间: 2014-1-13 22:28
多了解了点。
作者: 1150520377    时间: 2014-1-28 14:42
目测是海思平台的3520D的芯片,我说的对不对?
作者: Newtonfifthlaw    时间: 2014-2-9 13:57
现在的智能电视方案像Mstar的都是这样走,人家还能跑1333M。
作者: jackli    时间: 2014-2-11 16:26
阻抗是要控制的,但是很难到达控制单端50R,这样经过信号中有地面,是提高回流性能,减小回流路径,使信号能稳定工作!
作者: peterking    时间: 2014-2-11 21:47
1.阻抗要求  侧面的GND也可以控制impedance   D$ X, n' L9 _( U* p
2.GND为了更好的信号质量,减少COMMAND间的crosstalk
作者: liuxy    时间: 2014-2-12 13:37
1、很显然是阻抗控制用的1 X9 d5 Z+ T$ @, R" e7 o
2、阻抗计算公式:Zo=[87/( Er +1.41)1/2]xln[5.98H/(0.8W+T)],从公式中可以看到阻抗和ER、W、H有关。其中和ER、H成正比,和W、T成反比。' i. t5 z0 o. ]: `( H, ]  W6 ^
3、在多层板中,阻抗是通过调整线框、线和参考平面之间的距离来控制单端线的阻抗的,线越细阻抗越高,平面间的间距越大,阻抗越大。但是在双面板中,由于板子厚度就是平面间距,这种情况下阻抗已经无法控制了,因为如果你要控制50欧姆阻抗的话,那么你就将需要很大的线框。4 _) _1 i5 S3 X9 z  S6 t* U& Q
3、但是DDR3对阻抗是有要求的,怎么解决呢?那就是楼主中板子的做法,采用共面线的方式来解决,即相邻的地线是信号线的参考,离的越近阻抗越小,在满足加工线宽的同时阻抗可以控制在70欧姆到80欧姆之间。对于一些普通的消费类产品,如网络机顶盒这种价格竞争惨烈的领域。DDR3的速率在800MBPS,则即便没有控制到50欧姆仍然可以跑起来的同时又将价格杀到最低从而增加竞争力。
作者: liuxy    时间: 2014-2-12 13:39
liuxy 发表于 2014-2-12 13:37
9 M4 x  }, B9 s1、很显然是阻抗控制用的
) e" ^2 @2 C6 N4 o2 C( P2、阻抗计算公式:Zo=[87/( Er +1.41)1/2]xln[5.98H/(0.8W+T)],从公式中可以看 ...
( x, v4 y! F4 l1 T( c" W
另外,楼主这个板子应该是阿里的方案
作者: elggle    时间: 2014-2-12 21:25
lxizj 发表于 2014-1-7 13:243 j9 a6 `9 i- @, e9 p- u
1.两层板不能控制阻抗。
: l. U/ n+ i/ s2 ]+ ]7 t/ E; d2.信号线走位包地是用来做信号的伴随地的,因为从你板子上看,bottom是没有完整地 ...

$ K  x, b. f& S3 e- Y谁说两层板不能做阻抗控制了,呵呵,只要下面完整完全可以啊,下面不行同层旁边也可以啊
作者: 非常了得    时间: 2015-9-24 15:33





欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2