EDA365电子工程师网

标题: PCB editor学习,发帖记录,留给自己看 [打印本页]

作者: tgwfcc    时间: 2014-1-2 17:47
标题: PCB editor学习,发帖记录,留给自己看
记录一下小白的学习过程
作者: tgwfcc    时间: 2014-1-2 18:07
1.CIS导出网表:选中.dsn目录,点击tools,选中Create Netlist,确定就好(再复杂的还不会搞),在默认文件夹会生成3个.dat的文件和1个.txt文件。2 }. b4 I  F  Y% l: [4 t2 y' v+ m
2.PCB editor导入网表:点击File,选择Import中的Logic,因为是用CIS导出的网表,所以Import Logic type中选择Design entry CIS,最下边Import diectory选到网表所在的文件夹,即包含3个.dat和1个.txt的文件夹,最后点击Import Cadence。这些都是在没有错误的情况下的操作。
1 n8 ?) B" I( I! [3.修改焊盘pad库和psm库:在setup中选择User Preferences Editor,点击第6个Design_paths,把padpath和psmpath选到对应的文件夹,并且置顶。) ?% t2 V8 {- b4 Y% G7 @
4.最后就可以在Place中Manually看到自己原理图中的原件了。5 i6 A. L: o1 N& s1 {+ ~' b, g4 G
全是自己手动在百度找的,辛苦啊,不过终于搞明白了
作者: tgwfcc    时间: 2014-1-6 17:16
1.在Command处输入alias,回车,会显示快捷键命令;
7 s8 [0 O) O# m5 `8 I2.增加Subclass,在Setup的Subclasses处;
# A* O6 N4 n3 f8 Q3.增加叠层,即板层,在Setup的Cross Section处;
' q4 ]# [# L! B& h# S5 K( f4.Win7系统下,使用Cadence导出网表时,Setup处显示为空,不能导出网表,原因是打开软件时要启用管理员权限,每次打开都要这样;
& g2 Q9 B! O9 k. a' q/ y' n! `" v$ n5.Allegro的配置文件ENV,有全局变量和用户变量,全局变量在Cadence\SPB_15.5.1\share\pcb\text这个目录下;用户变量一般在cadencehome文件夹下,打开我的电脑属性,选高级,在环境变量中有个HOME变量,可以查看所在目录;' H$ e* Y2 g4 n1 m: n& l
6.Allegro导入网表,放置原件时,有时会出现飞线,这个是可以设置的,一般在工具栏的Unrats All和Rats All,或是在菜单栏的Display的Show Rats和Blank Rats;
作者: tgwfcc    时间: 2014-1-8 16:52
1.Allegro右键放大、缩小设置,在Setup的User Preferences,选择Input,勾选no_dragpopup就可以了;
作者: tgwfcc    时间: 2014-3-8 15:59
本帖最后由 tgwfcc 于 2014-3-8 16:00 编辑 , ]! _; y! q3 ~8 a/ Y7 q: y, A
6 s6 ^* E* k, M+ T7 P
1.PCB editor布图时元件显示封装尺寸,解决方法:display-color/visibility-package-geometry,去掉dimensions后面的勾选,最上边5个都去掉;
' r- ?. W% Z7 B$ ^0 Q 还有components里边的Dev Type;

QQ图片20140308155818.jpg (9.15 KB, 下载次数: 3)

QQ图片20140308155818.jpg

QQ图片20140308155905.jpg (20.52 KB, 下载次数: 1)

QQ图片20140308155905.jpg

作者: tgwfcc    时间: 2014-3-10 18:17
tgwfcc 发表于 2014-1-8 16:52
, W4 U+ m5 s( |2 m; v. i1.Allegro右键放大、缩小设置,在Setup的User Preferences,选择Input,勾选no_dragpopup就可以了;

: E5 Z& D% Z" _/ |; B( R" L- R补充一下,要修改一下配置文件,在pcbenv里边,增加一个allegro.strokes配置文件( s' J! R8 I% e0 L
) Y3 O! ]8 T1 z+ E$ \. Q- v
补充内容 (2015-6-12 17:57):3 c  r4 C, ]# L" C% h
这个版本是15.5的,勾选no_dragpopup,是可以不用鼠标右键的同时按住ctrl。
0 ~8 `9 ?  g- }  o) b' H' {allegro.strokes文件是手势文件,在allegro的Tools-Utilities-Stroke Editor里,需要在里边添加。
) H! g' ]) `  S: n% ~3 p
' H1 @1 {* v, d( ]7 H8 w9 u! t& a! O补充内容 (2015-6-12 17:58):
" q3 B' @. ?& j. d; U' I这个文件的目录在:D:\Cadence1\SPB_15.5.1\share\pcb\text下。
作者: 左夜    时间: 2014-3-10 23:27
继续~
作者: tgwfcc    时间: 2014-3-22 18:21
1.orcad中如何加IREF 7 X' U; {2 F5 @2 ]( I
0 M8 H% x( B# T
TOOL-Annotate-add intersheet references,不知道怎么回事提示“ERROR #8003 More than one page is numbered 6.”% H7 ^% E$ X, J' q# l# P
2.多管脚元件分块封装
$ l# f. D3 x- n7 ~

48d4caf573e5d893f3d38539.jpg (67.67 KB, 下载次数: 0)

48d4caf573e5d893f3d38539.jpg

QQ图片20140322181108.jpg (55.12 KB, 下载次数: 0)

QQ图片20140322181108.jpg

87cdc38a5b590358c9fc7a15.jpg (53.71 KB, 下载次数: 0)

87cdc38a5b590358c9fc7a15.jpg

作者: tgwfcc    时间: 2014-3-26 14:49
接上,more than one page is numbered 8,意思是说有多个页面的页码是8,需要修改下页码,这时候可以通过双击原理图右下角的title block,修改它的属性,主要是修改 page count和page number这两项页码名称即可。
4 W1 W1 ~% d4 U- [, s! y3 ]) |然后点击tools中的Annotate即可。

QQ图片20140326144924.jpg (51.23 KB, 下载次数: 0)

QQ图片20140326144924.jpg

QQ图片20140326144924.jpg (48.35 KB, 下载次数: 0)

QQ图片20140326144924.jpg

作者: tgwfcc    时间: 2014-3-26 14:54
本帖最后由 tgwfcc 于 2014-3-31 14:57 编辑
1 Z; O2 K) T/ y( W9 s
4 z8 H' m* {& j: j' C; g1.管脚比较多的芯片封装,分成多个块,Name用同一个,分成几个部分Parts per Pkg就填几,U用同一个就可以了;在放置原件管脚时安Ctrl+N/B,或是View中的Next Part,就可以放置B部分的管脚了;
9 g1 e2 ?* i: d' @0 c. O. n2.封装完的芯片需要修改时,点击View中的Next part或Previous Part即可查看其他块的封装信息;

QQ图片20140326144924.jpg (38.31 KB, 下载次数: 0)

QQ图片20140326144924.jpg

QQ图片20140326144924.jpg (14.79 KB, 下载次数: 0)

QQ图片20140326144924.jpg

作者: tgwfcc    时间: 2014-3-27 10:11
PCB Editor:
2 X4 p, }2 e. r7 J1.删除走线中的某一段,先选中删除按钮,在右边面板中的find,只保留Cline Segs,其余的都勾掉,就可以了

QQ图片20140327101048.jpg (26.66 KB, 下载次数: 0)

QQ图片20140327101048.jpg

作者: tgwfcc    时间: 2014-4-4 14:43
1.软件版本是15.5,Candence原理图设计好之后,把所有原件重新编号,方法是:
* @7 J5 C/ m, B$ a! h/ ^( e打开Annotate,先把所有原件的编号重置为?,如图1;, y0 X5 {1 S# \9 m
然后,在重新编号,如图2所示;
  L# m. U5 E% E, k+ ^4 E+ K注意:图3所示,多勾选了一个选项,Reset reference numbers to begin at 1 e,意思是说没页的编号从1开始,如果勾选,页与页之间的原件编号就不是连续的,不要勾选。

QQ图片20140404143920.jpg (57.09 KB, 下载次数: 0)

1 原件编号重置为?

1 原件编号重置为?

QQ图片20140404143920.jpg (63.21 KB, 下载次数: 0)

2 重新编号

2 重新编号

QQ图片20140404143146.jpg (63.57 KB, 下载次数: 0)

3

3

作者: tgwfcc    时间: 2014-4-15 16:54
tgwfcc 发表于 2014-3-8 15:59' G; ~  u# Q, G/ K
1.PCB editor布图时元件显示封装尺寸,解决方法:display-color/visibility-package-geometry,去掉dimensio ...

; m; E7 m8 j% d0 L如果不行,把Geometry里边的除了Sillkscreen保留,其他都去掉就可以了
作者: tgwfcc    时间: 2014-4-30 15:57
1.WIN7系统添加数据源时找不到access,在系统盘(一般是C盘)下Windows-SysWOW64-odbcad32.exe,双击运行,在里边添加就会有很多数据库了;
1 Q/ m" m3 u2 p- K) A2.Cadence里连接数据库,在database中鼠标点击datasheet会自动打开datasheet,此操作需要在连接数据库时,每一个原件datasheet的Browable勾选上才行;) w# e" k: D" p6 Z7 D! _7 ~6 A
3.Cadence导出BOM时,把相同料号的原件自动整理到一起,先选中Part Number,然后勾选Keyed,导出的BOM就会把相同的原件放一起了,详细可参考https://www.eda365.com/thread-96970-1-1.html

QQ图片20140430154925.jpg (76.15 KB, 下载次数: 0)

勾选Browable

勾选Browable

QQ图片20140430155725.jpg (70.18 KB, 下载次数: 0)

选中Keyed

选中Keyed

作者: kevin890505    时间: 2014-5-2 16:14
这个笔记有点长   不过还是辛苦LZ了
作者: bingshuihuo    时间: 2014-5-4 08:08

" {: W0 w8 n/ f4 b: F1 b  w6 {这个笔记有点长   不过还是辛苦LZ了
作者: terry302    时间: 2014-5-7 08:48
支持!!!赞!
作者: tgwfcc    时间: 2014-6-11 18:08
本帖最后由 tgwfcc 于 2014-6-11 18:10 编辑
, S* a  |) ~  ~' j! B3 [' J# l; S" ^
1.Allegro15.5设置光标的大小,在Setup中,选择User Preferences Editor,在选择Ui,里边有pcb_cursor,选择cross则为小光标,选择infinite则为大光标。+ K% R, Y; V7 D  o+ `
angle是角度设置,默认是90°,可以不用设置。
- K$ w+ v* w) `& A' r* m2.其他版本的位置可能不一样,找一下pcb_cursor就可以;

QQ图片20140611180801.jpg (86.55 KB, 下载次数: 0)

QQ图片20140611180801.jpg

作者: tgwfcc    时间: 2015-7-3 10:54
导DXF导allegro,allegro版本是15.5:
5 P1 Q6 S9 u. N3 c# F6 C1.在allegro设置的单位和DXF的单位不统一时,要把单位改成一致,比如:DXF单位是mm,allegro单位是mil,此时,将allegro单位转换成mm,再进行导入。6 d) G, A* @& Z7 R& @9 A6 R
2.导入的DXF名字不能有中文,否则提示错误。
0 E8 d! o" u1 p. ]
) p8 z# R4 s& z) d如果是一个新的PCB文件,红框中的选项不用选,直接导入,1 D' W3 f( P0 K3 ~5 c
! w9 {$ D& o& w% X: C+ T
选择Class和Subclass,选择需要导入的DXF层,MAP即可。
  i) \3 y+ L6 t& {9 l6 L3.如果是在画好的PCB中重新导入DXF,在第一张图的上边要选择Incremental addition,意思是说保留原来的PCB,否则会把PCB文件清掉。
; r4 _5 C3 W. \& T$ A




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2