EDA365电子工程师网

标题: LVDS信號仿真和實測差異很大 [打印本页]
作者: shengwuei    时间: 2013-12-18 14:39
标题: LVDS信號仿真和實測差異很大
進行了一個LVDS信號仿真
* H1 ?1 |$ g% }信號由ADC(ADI AD9279)送出，送到FPGA輸入(Xilinx Virtex6)，頻率為125Mbps# t6 z6 N, H# g. K8 L
以下是仿真設定：
+ c4 @) f, v, C, {9 y , l/ Z2 \4 e& j( ?, \! E) n
+ [$ C0 e7 G  I
以下是仿真結果：
( J! J; S# g9 F  Y% } ! a3 i  }& F6 J* i% Y4 e$ S

! S- q) \, i6 T以下是示波器實際量測結果：
* B  z! T  R- c5 V: B& s1 w 1 O1 s" _4 r# s& c
2 L6 Q5 T/ [. G$ T0 q
仿真結果和實測落差很大，請問各位高手有沒有什麼建議可提供？
  y7 B' F9 r. j% A3 r- }另也附上使用的IBIS model供參考，為ADI和Xilinx網站上下載下來的6 \/ d* \$ o( z& I0 S% D' `9 o
謝謝您

IBIS_model.zip

148.37 KB, 下载次数: 29, 下载积分: 威望 -5

作者: deng078    时间: 2013-12-24 16:09
你上面的图是眼图，和下面的波形显示方式不一样的，当然差别大了！
作者: Ivan_GONG    时间: 2013-12-24 16:36
不会这么萌吧  楼主贴个波形图看看吧
作者: honejing    时间: 2013-12-25 10:01
你的波形應該是單端的信號，可以利用運算式把波形變成差分信號，然後設定適當的觸發條件，可以累積成眼圖。看你的量測兩個信號有相差，疊出來的眼圖可能會差一點，我猜可能走線長差異大。
  a6 C! @& B. Z1 p" Y% i1 S至於仿真，125MHz的信號一般的 PCB 設計，應該不至於那麼差，可能哪裡設定不正確，若能把 Project或 PCB 放上來，表明實際使用的管腳，也許可以幫你看看。
作者: shengwuei    时间: 2013-12-25 14:51
感謝回應，我是樓主5 ?- R' Z$ s5 P6 C/ F) l4 W
8 j9 e8 b" I, S& ~
示波器的波形是用差分探棒(differential probe)量測出來的，已經是差分訊號# u( R5 @' c" A! i! R9 E
黃色和藍色是不同LVDS差分對，有一些像位差但不是這個帖子要討論的問題，黃色或藍色波型的眼圖看起來是很好的. K4 T. V/ n3 x6 ~9 R

) |% I5 h  G9 o. }) D3 X因此問題在於仿真的結果太差，125MHz的信號仿真結果眼圖幾乎張不開，或許是設定問題，因此上來求教
& s0 ?# G# t9 o, c  s; w8 p8 m) f$ ~) V
PCB不方便放上來，公司有管制的，抱歉了
作者: davidxx    时间: 2018-6-2 09:04
我也在研究这个



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2