EDA365电子工程师网

标题: DDR3布线问题 [打印本页]
作者: molin    时间: 2013-12-10 15:23
标题: DDR3布线问题
大神们，好！！
5 S9 ]% \; P- Q& A- X; X2 P$ \
  ~" y- m) s, }$ e请教DDR3布线问题：
$ l: s: N% V" T: F& U) h0 Z1.地址线不知怎样来走好，看了好多资料说地址线参考地和电源 ，我原想参考电源 平面 ，从BGA出线到T点全部走第3层线，但T点到两端就无法 走线了，不知参考 那层好？如果 在不改变层叠的情况下，地址如何 来走？
" V! s. _% Z4 S
6 r8 Y, x$ v! X, O/ b0 m+ j2.二边的数据线现在这样出线和走法，这样可以不，感觉 空间很紧，调等长会不会无法 调！也看看，给个建议？？/ j: N3 S8 N0 i6 D

. o7 Y  L) j0 R
( ]) M2 ~. t7 X* p; @/ x非常感谢！！！
4 {0 O; J1 [* W. P( ?4 l: Z8 W  Z- l
# z' E2 h+ ^  |" V1 ] & G- s) K/ y. a$ v& p

% j+ {$ s' L) E# q# @( ?2 W2 C这是PCB文件 ，16.6版本的！！！$ ~. u) x: v( G/ w# n9 `. D
ddr3.zip (417.45 KB, 下载次数: 242)
作者: tanyaofeng    时间: 2013-12-10 15:37
本帖最后由 tanyaofeng 于 2013-12-10 15:42 编辑 2 }, f0 c! R! f: b3 U/ H: u8 P! t9 X

3 ^2 {: \9 R$ P# i! @7 ^$ O看看
作者: zcl2012    时间: 2013-12-10 15:45
为何不用flyby
作者: molin    时间: 2013-12-10 15:52
zcl2012 发表于 2013-12-10 15:45
& E# \/ U; Y. ?! r- K, ^为何不用flyby
$ E+ x) a8 P7 r* _& ?) d$ \
/ c$ q% R( k9 A
FLYBY不会用，也没用过，还有就是从省空间方面考虑！！谢谢
作者: 天启者    时间: 2013-12-10 16:27
个人建议：数据线同组用同层（内层），数据线用3/4层走线，一个DDR分别都用3/4层走线，这样不用考虑组间间距，目测你的距离太近。地址线要求不严格，建议上下两个DDR的注意fanout，用3/4层线连接，T点到BGA建议用TOP跟bottom面走线。建议完毕
作者: molin    时间: 2013-12-10 16:46
天启者 发表于 2013-12-10 16:27% Q. j1 L; |6 I/ Z
个人建议：数据线同组用同层（内层），数据线用3/4层走线，一个DDR分别都用3/4层走线，这样不用考虑组间 ...
7 _. Z$ k1 O. o; K  \
谢谢解答！有问题：
* u# L8 [1 Z# e9 |" ^4 ]数据线现在全部用3层走线。你说的地址线上下两个DDR的注意fanout，是出线不对，还是什么 意思 。T点到BGA用TOP跟bottom面走线，这样参考平面 不一样，T点到DRAM二端用4层直线，这样可以吗
作者: 這侽孓譙悴丶    时间: 2013-12-10 17:14
数据线要求比较严格，数据线同组同层，保持两倍线宽间距，你那样布局数据线可以全部用一层完成，优先参考地；地址线要求没那么严格，在空间有限的情况下可以按1：1的间距走，但有空间最好按1：2的间距，能够同层最好不过了，但T接是很难做到同层的，可以不同层。
作者: 天启者    时间: 2013-12-10 17:17
molin 发表于 2013-12-10 16:466 c! ~: P# X- L' m, y
谢谢解答！有问题：
2 f) G3 a8 x( K' V/ f% J& u数据线现在全部用3层走线。你说的地址线上下两个DDR的注意fanout，是出线不对，还是 ...
% z3 E7 j- I$ D% F
据我以前经验：你的数据线全部用第三层走，目测是无法满足组内跟组间的线间距。至于上下地址线的DDR的注意fanout意思是方便你出线连线，地址线要求不严格，参考层不同也关系不大。
作者: molin    时间: 2013-12-10 18:30
谢谢二位的解答 ，数据线同组同层是不是指每8条为一组。* o2 n; z- s4 X) S3 p" J
                           目前数据线全部用第三层走，线间距是不够，这点以确定 。
* V) J8 F1 t' U" @                        地址线目前从BGA走一层，空间不大，要走到那层比较 好？
' j' |0 U1 u  X8 D! h& B1 ]                       还有一些控制线，是和地址线走一起吗？
作者: molin    时间: 2013-12-11 19:02
天启者 发表于 2013-12-10 17:17/ ]) A( c9 \4 d( G* l, R
据我以前经验：你的数据线全部用第三层走，目测是无法满足组内跟组间的线间距。至于上下地址线的DDR的注 ...
/ |2 u  g( `0 s. u; u
大神，数据 线用3 4层走线，参考层不是变了吗，2层是GND ，5层是VCC，这样也可以？
- c  Z. M( {+ m7 }6 D* V而地址线用走top和BOTOOM参考层也是一样？？
作者: 天启者    时间: 2013-12-12 09:22
molin 发表于 2013-12-11 19:02
, L& A5 W8 i" w% x大神，数据 线用3 4层走线，参考层不是变了吗，2层是GND ，5层是VCC，这样也可以？
( U* v/ u4 a$ y而地址线用走top和BO ...

$ H; c: J" T8 q0 u4 `2 }, T4 S' a 你的板子分层有点怪，数据线应该走内层，同组同层（11根），最好是参考GNG层。但是你的只能两组数据线做到。所以我认为两组走3层，两组走4层。据我所知：地址线参考power层，但是时钟线又是要求参考GND层，所以地址线是很纠结的线，具体看你要求。
作者: newcomsky    时间: 2013-12-13 17:45
兄弟用菊花连走，不要t形
作者: molin    时间: 2013-12-13 18:08
newcomsky 发表于 2013-12-13 17:450 a5 t! g  w9 a; i: |9 Z) P9 {
兄弟用菊花连走，不要t形

" b( K' V5 f+ Z( K8 Y9 R2 }大哥 ，菊花连怎么走，无从下手啊，求教程 啊！！！
作者: 余波和尚    时间: 2013-12-15 21:47
走菊花链的话得确定你的DDR3有读写平衡的，如果不支持读写平衡走菊花链也没用。问问硬件支持吗，如果支持的话可以走菊花链也就是flyby。如果不行的话按照上面的建议走T点。再不会的话可以联系我，加我Q，392575977.
作者: 余波和尚    时间: 2013-12-15 21:49
另外你的fanout有问题啊，还有孔打的也有问题，才4片的DDR不至于没有空间的。
作者: 天启者    时间: 2013-12-16 09:00
正反贴的DDR就不要想菊花链了
作者: molin    时间: 2013-12-16 09:49
天启者 发表于 2013-12-16 09:00
  D& t- G1 g2 F# A正反贴的DDR就不要想菊花链了

: I7 k$ z  B* ~2 N朋友 ，为什么 层叠的关系 ，还是没法走 3 4层，因为感觉 还是参考平面不对应
作者: Happyboy168    时间: 2013-12-19 17:06
能发个16.5 或者16.3的给我练习下吗？
作者: 917406525    时间: 2013-12-20 08:21
:lol
作者: 917406525    时间: 2013-12-25 08:48
作者: suicide915    时间: 2014-9-9 16:54
为什么不增加层数呢



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2