EDA365电子工程师网

标题: 在层次式原理图设计过程中，怎么把底层的修改同步到顶层中？ [打印本页]
作者: bluskly    时间: 2013-12-6 09:37
标题: 在层次式原理图设计过程中，怎么把底层的修改同步到顶层中？
各位：0 K: ?" a. w% m
    小弟第一次使用层次原理图设计，所以存在很多疑惑，望大哥们解答。+ t# m3 t! }& X$ f' F
    采用cadence 16.5进行层次原理图设计过程中，我把底层某个部分画好以后，我在顶层生成一个块。之后发现底层有些小问题，需要进行修改。但是发现当修改以后，顶层没有随着变化。我觉得应该有个什么命令，让顶层和底层同步起来。
1 j* T/ v+ B- Y, U. h) \求解答！
作者: chunhai6669    时间: 2013-12-6 13:54
我用的16.2，我以前是在顶层更新的，即选中顶层相应模块—>右键—>Synchronisze Up，然后底层的端口就被更新到了顶层，自己再根据自己需要调整顺序，不知道有没有更好的方法，我也想学习学习
作者: bluskly    时间: 2013-12-6 15:48
chunhai6669 发表于 2013-12-6 13:549 n# k) H& n- \! O$ }0 Y
我用的16.2，我以前是在顶层更新的，即选中顶层相应模块—>右键—>Synchronisze Up，然后底层的端口就被更 ...
/ z2 n' K! a, b' K( }
恩！ 我自己摸索，也是这么弄的！ 调整顺序太惨了！6 @& m0 O3 R" C- M: P# f' e! \
我是先画好底层，在引出我需要引出的端口出来的。$ g$ w+ b4 `/ ]* y: m8 G! I2 s9 P
之后在用画好的底层来形成block！



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2