split plane.png (56.88 KB, 下载次数: 1)
split plane.png (56.88 KB, 下载次数: 0)
7_Xp 发表于 2013-11-27 17:18
那些事碎铜吧?
ldkopaq 发表于 2013-11-29 15:43) y8 e) y! ?+ l) F% C, o7 [0 J2 e
应该是指负片层的,负片的连接是十字连接吧,试试把负片的隔离环设小一些
Annie_Wang 发表于 2013-12-12 13:41
谢谢。但是我还是看不到死铜在哪里
Protel (Altium) 文章-观后感-->分享-探讨 汇总收集帖
http://www.pcbbbs.com/forum.php?mod=viewthread&tid=256501&fromuid=63313
最基本的操作是去哪里查看违规说明?
蜗牛的思想 发表于 2014-1-5 16:42
根据我的经验,这个是你敷铜的线宽和导线的线宽大小设计出现了问题,你可以修改导线的宽度和最大最小值,也 ...
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) | Powered by Discuz! X3.2 |