EDA365电子工程师网
标题:
IP核ALTLVDS_TX的仿真问题
[打印本页]
作者:
chenxi
时间:
2013-11-8 14:31
标题:
IP核ALTLVDS_TX的仿真问题
大家好：
# J1 [. J5 S/ |# P
我用modelsim对IP核ALTLVDS_TX进行了仿真，仿真结果如下图所示：
X6 |; B, {& V/ X1 I V
, J: r# N2 q9 C" \ p7 [$ g
8 @7 Y% ~* c- D8 Z7 z- F. K
我想请教各位高手，为什么tx_out刚开始一段时间一直为00，而且tx_outclock刚开始也没有波形？是因为IP核的延迟吗？
0 Y: f, R/ h' Q9 o" \0 q* l
另外，tx_out有变化时，刚开始为什么连着一直是01 11 01 11 01 11，后面才开始正常（因为tx_in为01011100，我设通道数为2，串行化因子为4，正确结果tx_out 应该直接输出01 11 00 10）
% ?$ D+ X7 w% U7 e! h
下面我附上我设置IP核的界面：
+ W7 k2 W4 v) C9 I
0 |, w/ E% k9 T3 Q$ N0 Z
& [8 g" N9 s8 s$ i+ l ~* a: X
. h5 g8 L7 V8 B5 t. |
9 x5 A k, H) ?, s) n# B
万分感谢！
: v0 S. N% K2 y# F+ b, ?
; z. _6 F0 H6 _: a
不知道为什么，图片弄不上去，如果有人懂，可以回复下我，我用别的方式把结果发给你，谢谢！
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2