EDA365电子工程师网

标题: gnd/power层设置了cam plane,出gerber时要注意什么 [打印本页]

作者: yijiancc    时间: 2013-10-31 13:50
标题: gnd/power层设置了cam plane,出gerber时要注意什么
各位,请问在多层板中,gnd/power层设置了cam plane,请问在出gerber时应该注意些什么?  到底要不要加上layer25?' U) A7 ~1 T0 D, W/ d# n& m
还是直接设置成这样就行了?
( E0 x$ F3 @0 U6 L4 Q0 x

001.jpg (60.86 KB, 下载次数: 0)

001.jpg

作者: jimmy    时间: 2013-10-31 15:32
如果你不会用cam plane.那么我建议你将GND/POWER层改成no plane。多方便啊。1 D& X, P' F+ \
8 z6 p) f# {9 |! Y  b* p, }: Y

" Q; U. t. U- P, h: W' ~. H3 ]/ o1,如果你的老大死活要你用cam plane,那我深表同情。2 v$ g$ J2 j- L! v' T$ f

: w1 |2 L0 q4 h7 m4 r2,如果是cam plane.输出光绘时要不要加上25层呢?如果你的封装上要加上25层的信息,那么就一定要加上。
  J1 T/ ]4 `  E% q+ x
# B5 G  B* A# J+ {2 U* s如果封装上没有25层信息,你加上有什么用呢?
) w$ V* r. S- y/ l$ b
' s8 ^( p& m& D  v) C5 J3,如果内层被设置为cam plane.就按照以下步骤进行:
) w5 f1 i* A) @# M: V
/ v- {& V0 L1 |/ p. C# \A,确定内层平面网络是否只有一个网络,比如GND.如果是两个或以上网络,那就要设置为split/mix层。9 b- X6 T* Q2 y* |# {" ?

7 Q. r+ |) B& ]0 x# Y$ O7 `( ~ 9 m0 V% X6 D- L) s7 r- u& T
( [( ?) A( o4 Z/ G; C
B,出光绘时,先执行开路检查:工具--》验证设计--》连接性。
+ H" Y6 E, v3 l/ |% t3 u. U0 |" [8 K$ H* Y* p
C,确定无开路后,进入光绘设置。% y5 m, P- R" k2 N7 |! Y3 Q5 d. F5 }- O
; F0 y- }! p5 V
如你的图示进行设置即可。建议你为过孔加上25层。将过孔隔离距离再稍微单边加大6mil.
作者: yijiancc    时间: 2013-10-31 15:59
悲催,是老大要求的。' b' z& d3 }8 k* A- \" B
我按照你说的方法改了,在VIA设置里面添加了layer25层的信息4 e' j) e* R7 P1 d5 R& Y
更新PCB后,发现VIA的layer25层有一些有重叠。这个应该没关系吧,只不过是在cam层增加了安全距离而已。还有在出gerber时layer25层是不是只选择bord outline + via 这些信息就可以了。谢谢!

002.jpg (75.19 KB, 下载次数: 0)

002.jpg

003.jpg (155.65 KB, 下载次数: 0)

003.jpg

004.jpg (60.63 KB, 下载次数: 0)

004.jpg

作者: jimmy    时间: 2013-10-31 16:21
是的
作者: dds0201    时间: 2013-10-31 17:51
jimmy 发表于 2013-10-31 15:32
+ X: ?  ^8 Y) Q, ?如果你不会用cam plane.那么我建议你将GND/POWER层改成no plane。多方便啊。
3 \6 B# A4 ~2 K. c! n* g) E
请问jimmy,选用no plane的方式出gerber的时候,需要画铺铜的边界,如何操作,能让铜皮与铜皮的间距相等,整体看起来很美观?
作者: jimmy    时间: 2013-11-1 12:27
dds0201 发表于 2013-10-31 17:51
* R# x$ S, }% y* x( r2 b5 ^请问jimmy,选用no plane的方式出gerber的时候,需要画铺铜的边界,如何操作,能让铜皮与铜皮的间距相等 ...
0 C  s. s1 w; i9 R: D
利用栅格和灌铜之间的规则
2 W6 Z$ \0 @& B7 S
, P0 S2 F7 ~7 S) w5 J- j . a2 @! D1 n* G1 N
- u( R) D. N" U; T2 V$ s

作者: dds0201    时间: 2013-11-2 16:20
jimmy 发表于 2013-11-1 12:27
1 j2 |6 `- @3 {2 \利用栅格和灌铜之间的规则
6 T; Q/ v- ^2 k& ]& O3 {
多谢。




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2