EDA365电子工程师网

标题: 两片DDR布线T型疑问 [打印本页]

作者: LYY699    时间: 2013-10-29 11:05
标题: 两片DDR布线T型疑问
我使用的是PAD9.3R ,在论坛看到JIMMY老师说两个DDR布地址T型线时,过孔以元件的方式加入,这样好做等长,我让工程师加了过孔,导入网表过,为什么有的过孔只显示到一边呢,是不是原理图接的方式不一样啊,还有,我做了PIN PAIR后,还要不要做NET等长啊?还是只做PIN PAIR,希望JIMMY老师能给个详细回复一下呀?谢谢!3 q0 ~# Q; E, g
图A是可以孔到两片DDR,图B是孔只到一片DDR
/ P, J9 Q( C0 k! ]. V( ]$ v' F4 w' p

A.jpg (11.18 KB, 下载次数: 1)

A.jpg

B.jpg (8.89 KB, 下载次数: 0)

B.jpg

作者: jimmy    时间: 2013-10-29 17:14
无图(PCB)无真相
! P4 x  a& D$ P6 V. n4 b9 C0 h5 n1 V# a" j* r, }1 L4 [
可以只做CPU到T点之间的等长就行。
作者: SPOONY    时间: 2013-10-30 09:08
那T点到DDR之间不用等长吗?
作者: SPOONY    时间: 2013-10-30 09:10
这个问题可以重复走T点的线,然后点pin pairs2个DDR都可以选就ok了,我处理的方式就是这样
作者: jimmy    时间: 2013-10-30 09:27
SPOONY 发表于 2013-10-30 09:08% v4 a$ U: _* o1 i0 u$ F- f) N& g$ S
那T点到DDR之间不用等长吗?

- t5 n/ W4 @6 b' JT点到DDR不用做等长。因为T点到DDR之间的误差在芯片允许的范围内。
5 Q0 w; B0 X2 w6 V2 C0 X3 o" }6 a* Y4 j" H6 W# B
将CPU到T点的误差控制严格一点就行。
作者: 多宝258    时间: 2013-10-30 09:31
这个问题可以重复走T点的线,然后点pin pairs2个DDR都可以选就ok了,我处理的方式就是这样
作者: LYY699    时间: 2013-10-31 14:56
T点到DDR不用做等长啊,将CPU到T点的误差控制严格一点就行,那这个是做选PIN pairs监控器还是NET监控器啊?
作者: jimmy    时间: 2013-10-31 15:48
PIN pairs长度监视器
作者: SPOONY    时间: 2013-11-1 09:52
多宝258 发表于 2013-10-30 09:31
& X5 Q5 K) b+ z5 X" F. B这个问题可以重复走T点的线,然后点pin pairs2个DDR都可以选就ok了,我处理的方式就是这样
6 M$ x. j$ o) u) U
为啥扣我分,本来就可以这样处理
作者: SPOONY    时间: 2013-11-1 09:54
多宝258 发表于 2013-10-30 09:31. L% h* P# T' d) r  W9 Q' h' J+ V
这个问题可以重复走T点的线,然后点pin pairs2个DDR都可以选就ok了,我处理的方式就是这样

4 T% V- n  c) F; S0 E0 e$ m看错了,对不起哦,还以为扣我的分呢,实在不好意思
作者: SPOONY    时间: 2013-11-1 10:04
高手让我茅塞顿开呀,谢谢!
作者: LYY699    时间: 2013-11-1 10:06
谢谢JIMMY老师及楼上各位的耐心解答,等这个板画好后我就发给老师点评一下,刚开始学DDR走线,很多问题都不懂,对BGA和DDR出线没有掌握好规律,感觉拉得好乱……好不容易走通了,BOSS要求总NET再短一点,再短一点,唉,几个晚上没睡好了……6 x# D% H) ]  _
下面是我的六层板走线,分别是L1\L3/L5的DDR线$ [% u+ \% B: o( I1 t$ A

: z' |) w  Q( C3 B; j

L1.jpg (282.25 KB, 下载次数: 0)

L1.jpg

L3.jpg (192.61 KB, 下载次数: 0)

L3.jpg

L5.jpg (115.37 KB, 下载次数: 0)

L5.jpg





欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2