EDA365电子工程师网
标题:
Allegro DRC 问题
[打印本页]
作者:
tiantangzero
时间:
2013-10-27 18:31
标题:
Allegro DRC 问题
本帖最后由 tiantangzero 于 2013-10-27 18:31 编辑
4 x; o B( g- ^. H
# o# D: {. e; B j4 V
今天在绕DDR Data等长时,发现为什么有时候显示DRC,有时候不显示DRC,也Update DRC和DB doctor都没有作用,求解？
/ J' E; | t) u; S9 l3 t" Q( z
2 x) B7 D7 L' g8 S, S+ ^
约束区设置线距：18.5
6 d. |9 Z; t' n+ ?; H l! A
9 D6 \# v3 q0 w
图片所示：
# P* o5 N0 t2 @% s
上面一节为10的线距
+ A; |$ R0 j! \5 X/ C9 Y) X( F
下面一节为18.5的线距.
8 a" `% x) n* h! q! o2 ]
为什么上面不报错,下面的会报错,求解！
6 z2 m% j1 B8 D, s3 z* }* [
" R6 L8 Z& g8 w" t: l" N
DDR等长.jpg
(33.73 KB, 下载次数: 0)
下载附件
保存到相册
2013-10-27 18:30 上传
作者:
yl120836513
时间:
2013-10-28 13:34
可能上面的有画constraints，你打开看看
作者:
linking_ma
时间:
2013-10-28 14:02
上面是不是有区域规则？
作者:
hy20060614
时间:
2013-10-28 15:58
很有可能是下面有区域规则
作者:
风刃
时间:
2013-10-28 22:33
看看报的是什么DRC，对症下药；
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
