EDA365电子工程师网

标题: 问两个问题，谁能解答？ [打印本页]

作者: daisy_ldh 时间: 2013-10-11 09:29
标题: 问两个问题，谁能解答？
1.有些参考图中的DDR走线会有延时长度，并且做等长时是算在内的，关于这个延时长度，谁能给解释解释？在碰到有延时长度时，该不该计算在内？
2.导出PCB的封装库时，能否单独导出某个器件的库，而不是整板的库？

作者: lcy 时间: 2013-10-11 09:52
针对第二个问题；是可以的，要SKILL你在skill那个分组里面去找找。

作者: daisy_ldh 时间: 2013-10-11 10:12
eda365的这个啊，好的，谢谢了，刚装的skill，正好可以研究下。

作者: qcj584520 时间: 2013-10-16 10:32
你所说的延时长度应该是芯片内部走线长度！！！

作者: procomm1722 时间: 2013-10-16 21:59
第一個問題要看規格書 , 如果電器規格是採用 die to die 來看訊號時間 , 那就必須把 pin delay 加進去
如果是比較不重要或是 pin to pin 的規範就可以不要加進去

作者: daisy_ldh 时间: 2013-10-17 15:59

procomm1722 发表于 2013-10-16 21:59: m. ]& c# i& h: W; j
第一個問題要看規格書 , 如果電器規格是採用 die to die 來看訊號時間 , 那就必須把 pin delay 加進去( T. D+ N8 I0 U1 O# t; s
如 ...

我倒是没有看到类是的规格书，源参考PCB设计中只有包装长度和PIN延时长度，规格书的规范是说按照包装长度+走线长度来做等长。

作者: daisy_ldh 时间: 2013-10-17 16:00

qcj584520 发表于 2013-10-16 10:32& K% g) G( g, P' v
你所说的延时长度应该是芯片内部走线长度！！！

内部的走线长度不就是包装长度吗（点球封装体长度）？

作者: qcj584520 时间: 2013-10-18 10:10

daisy_ldh 发表于 2013-10-17 16:00: c8 L9 h Q' d5 g( A; s( `3 {
内部的走线长度不就是包装长度吗（点球封装体长度）？

芯片内部DIE 到芯片球pad的长度！

作者: 溶冰 时间: 2013-10-18 17:22

lcy 发表于 2013-10-11 09:52
0 Y K/ ?1 O7 [* y4 S/ F针对第二个问题；是可以的，要SKILL你在skill那个分组里面去找找。

怎么找呢？请教下

作者: daisy_ldh 时间: 2014-2-8 17:57
LAY出来的DDR3 2G出问题了，设置里头（4片DDR，DQ top层，ADD,DDR BOT层）是会自动加上Zall长度(这长度大小和板厚有关），而我按照不加Zall长度来绕等长，关系式是：ADD+/-100=CLK,DQ/DQS+/-1000=CLK，现在有两片DQ线长度与CLK超到了1060.原厂反馈说是要加上Zall长度的，我的个晕了！手册上没说要加Zall长度，我想问大家有没有碰到过？

作者: zn383462925 时间: 2014-2-8 19:19
mark
一下！

作者: daisy_ldh 时间: 2014-2-11 14:29
附件请查看，芯片厂商说要加上Z ALL（勾选）的长度。

桌面.rar

98.65 KB, 下载次数: 17, 下载积分: 威望 -5

作者: mingzhesong 时间: 2014-2-11 17:19
关于第一个问题，我来说两句吧，希望有帮助，内部延迟说的是pakage的长度，也就是封装内部的长度，IC内部的layout不同信号之间的长度不同，所以的板级layout的时候就需要补偿。

作者: daisy_ldh 时间: 2014-2-11 18:04
抱歉我对延时长度的误解，现在需要把问题变成三个，增加一个关于“Zall长度“该不该加的问题，请看我12楼附件中的长度，勾选后的长度与没勾选的长度。

作者: michaelw_wang 时间: 2014-2-12 15:40
我来说两句,“Zall长度“ 应该是VIA长度，并不大。你可设备DQ/DQS+/-800=CLK, 这样不管Zall也可满足要求。

作者: daisy_ldh 时间: 2014-2-13 16:22

michaelw_wang 发表于 2014-2-12 15:40
0 ?" j1 O* M! _* C; L我来说两句,“Zall长度“ 应该是VIA长度，并不大。你可设备DQ/DQS+/-800=CLK, 这样不管Zall也可满足要求。

恩，板子做出来调试后有问题，才查到关于ZALL长度的部分，是过孔的长度，那个长度有113MIL，我可以设置CLK与DQ/DQS的误差小一些，但是我更想知道过孔的长度该不该加进去，也就是该不该勾ZALL DELAY这个选项。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)