EDA365电子工程师网

标题: DDR2数据线顺序 [打印本页]

作者: xingnuolgsx    时间: 2013-10-8 16:17
标题: DDR2数据线顺序
最近做项目遇到一个问题,还请各位大侠赐教。
( s, m: P3 J9 y6 t0 g. J/ }5 _6 FDDR2用的是NT5TU32M16DG,ARM用的是ST的STA2165。4 O# U4 r  |# K9 Z, a: y& I1 {2 a  p, {
ARM与DDR2之间的数据线顺序,一开始画原理图时按照对应关系来接的,DDR2的DQ0接至ARM的DQ0,以此类推,DDR2的DQ15接至ARM的DQ15,也按照这个连接关系布PCB,板子出来后调软件发现DDR2这块怎么也调不通。
. }- B% j* s8 x0 `1 V后来检查原理图,发现推荐的原理图DDR2和ARM的数据线顺序并不是一一对应的,而是ARM的DQ[0:7]对应到DDR2的DQ[8:15],ARM的DQ【8:15】对应到DDR2的DQ[0:7],而且两个字节内的线序也是打乱的。
( G' ?2 ?, k& b跟ST原厂的沟通了,说我们之前的接法是错误的,必须按照他们推荐的顺序接,
. {2 }: Z, x* W6 M! K在网上查了,有人说为了便于PCB走线,数据总线可以乱序相接,但为什么我按照DDR2的pin脚定义顺序接就不行呢?哪位大侠能帮忙解释一下原因,先谢谢啦!
作者: allen_ying    时间: 2013-10-8 16:32
无图无真相,先把图贴出来' [- k$ }+ v3 I0 ~' a* l6 c# p% d% Q# ?

作者: xingnuolgsx    时间: 2013-10-8 16:42
allen_ying 发表于 2013-10-8 16:32  D# E5 s  ~* ?  a4 Y- s
无图无真相,先把图贴出来
) Y2 ^; w3 d8 {( d  R
fig1是原来的图,fig2是ST推荐的图。

fig1.jpg (98.38 KB, 下载次数: 3)

fig1

fig1

fig2.jpg (68.95 KB, 下载次数: 0)

fig2

fig2

作者: allen_ying    时间: 2013-10-8 16:54
你出的图都没法看清。如果真是高低位接反了,就找软件改改DDR驱动吧。
作者: xingnuolgsx    时间: 2013-10-8 16:56
allen_ying 发表于 2013-10-8 16:54
( m' W3 }: e) r- X8 P, e你出的图都没法看清。如果真是高低位接反了,就找软件改改DDR驱动吧。

4 k! v/ L, z& ]0 p2 q问题是ST的人说改软件不行,必须按照他推荐的顺序接,不知道什么原因。
作者: dck    时间: 2013-10-8 17:00
字节内是可以任意打乱的,这是因为字节是最小存储单元,D0~D7(或D8~D15)8根线按什么顺序存入,那么当按相同的顺序取出时,取出的字节当然和你存进去的字节一样的。
5 k$ O0 H$ ~6 t  z" q5 Y, T% i$ r( ]
D0~D7和D8~D15两组对调,也许人家原厂的程序是必须这样的呢。既然原厂说是对的就是对的。
作者: allen_ying    时间: 2013-10-8 17:20
凡事没有决对,只是原厂不乐意帮你改。评估一下,是新做板划算还是请他们帮改一下划算。
作者: kobeismygod    时间: 2013-10-8 17:45
字节内的顺序更改是不用改软件的,但是字节之间的更改是需要软件做相应的改动的,也许是ST考虑这样改动layout会比较顺,也许真的是PIN MAP错了,不过后者可能性好像不是很大,如果都知道是错的,肯定是要改的啊。
作者: dzkcool    时间: 2013-10-9 12:24
估计原厂为了显示自己的权威性,不想改软件。
作者: qiangqssong    时间: 2013-10-9 14:18
这种情况,楼上有兄弟说的对,就是软件驱动的逻辑关系与硬件的物理逻辑对应关系的问题,应该随便修改其中之一都能解决的!!
作者: tzljbj    时间: 2013-10-9 15:01
你的问题跟线序没有关系,而是DDR[0:7] DQS0 DM0不在同一组。这个是没法解决的。改版吧。
作者: xingnuolgsx    时间: 2013-10-9 15:47
tzljbj 发表于 2013-10-9 15:01) M% W( H5 T( B% m, l6 C' a
你的问题跟线序没有关系,而是DDR[0:7] DQS0 DM0不在同一组。这个是没法解决的。改版吧。
7 V( J. `* ^7 {9 l7 w8 a5 `. r3 m
你的意思是DQ[0:7]必须和DQS0 DM0在同一组,DQ[8:15]必须和DQS1 DM1在同一组,而我原来的接法是相反的,是这样吗?
& P% k- |0 q9 M如果这样的话,是不是DDR的数据总线顺序跟DDR芯片本身pin定义的顺序没有关系,完全由ARM来决定,是这样吗?
作者: 278529735    时间: 2013-11-4 16:20
ST这种原厂都是这样,产品厂家要按照他推荐的做,不然产品出来会遇到各种问题,稳定性、死机或者各种莫名其妙的问题,他们都会往这上面扯,说没按照他们的来。
- T1 o7 n; X5 r2 m  K% @他们一方面是要是一个厂家一个做法,他们不方便维护,也不方便出底层软件。
作者: lcgjiangda    时间: 2013-11-25 15:52
kobeismygod 发表于 2013-10-8 17:45# @: ~) S( }& `" [
字节内的顺序更改是不用改软件的,但是字节之间的更改是需要软件做相应的改动的,也许是ST考虑这样改动layo ...

- c! d& C& y3 j& E. H) U' y请教你下,为什么字节内的顺序更改是不用改软件的呢?顺序乱了,不修改软件数据接收的时候不也乱了吗?请指点,谢谢。!
作者: owencai    时间: 2013-11-26 14:05
mark
作者: zwt2430    时间: 2013-11-27 17:57
lcgjiangda 发表于 2013-11-25 15:52" |4 G* t- O- I) o" C- T( q9 x
请教你下,为什么字节内的顺序更改是不用改软件的呢?顺序乱了,不修改软件数据接收的时候不也乱了吗?请 ...
  v" {& Y9 W: e! a% C. N& e
字节内读入与取出是肯定不会乱的
作者: snsArvin    时间: 2014-9-11 17:55
原厂不想改软件明显
作者: zgq800712    时间: 2014-9-11 20:14
数据线你可以自己调,但是一组DQ有自己对应的DQS DQM ...  这个必须对




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2