EDA365电子工程师网

标题: FPGA JTAG调试正常，烧写后功能失败 [打印本页]
作者: 飞雪逐青    时间: 2013-9-13 17:50
标题: FPGA JTAG调试正常，烧写后功能失败
现象：
; m. ~. F/ d: w3 y9 a1.在JTAG调试模式，FPGA配置正常，通过SignalTap查看逻辑功能正常（输出端口）。
! ^0 ]* l; T3 r: ~- v2.配置芯片（EPCS4）可成功烧写，配置模式AS模式。
$ l: @$ N) c4 {. v8 E3.烧写后重启单板，FPGA功能无输出。
2 b. r- p: E4 ?2 ~
. R: z+ e1 R8 S' D! y解决：
" |+ \2 M! V( o1.FPGA引脚补焊后，烧写后FPGA功能正常。
8 s8 O* Z' @5 D2 V+ l
# A' i. G* `) K不知道那些引脚会导致上述所描述的现象？？？
; p: H* l! W  U7 c, U2 n
作者: guowei680    时间: 2013-9-15 06:41
msel0-1-2，dclk,asdo等都有可能
作者: 飞雪逐青    时间: 2013-9-15 21:41
guowei680 发表于 2013-9-15 06:41
; Q- R7 ?, ]  W+ |& k2 Q0 S* Nmsel0-1-2，dclk,asdo等都有可能
. E+ f7 i: J& J
这些引脚应该会 影响烧写吧！
作者: zgq800712    时间: 2013-9-16 08:19
你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置
作者: 飞雪逐青    时间: 2013-9-16 12:39
zgq800712 发表于 2013-9-16 08:19
5 F& m8 Z# t! [  Z6 v) F4 |你的AS口，其实可以拿掉的。可以用JTAG转烧的，文件类型转下jic那个的，JTAG间接配置

: u) y* M( k- m7 o' j配置文件用的就是.jic文件。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2