EDA365电子工程师网

标题: LAYOUT中 Verify design 中的问题 求救~！ [打印本页]
作者: zhlxj200    时间: 2008-8-15 21:28
标题: LAYOUT中 Verify design 中的问题 求救~！
大家帮个忙，我在画板是出现了这样一个问题，如果我覆铜时，选择通孔（接地孔）为满接的话，在verify design检验连通性时，会出现错误，但如果我把通孔设为热焊盘的形式，错误就消失了。  ]2 E- u( J5 r4 ^6 y
      请帮忙分析一下原因？？？？



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2