EDA365电子工程师网

标题: 有关DDR3设计六层改四层 [打印本页]

---

作者: 丫丫    时间: 2013-9-9 11:30
标题: 有关DDR3设计六层改四层
最近遇到DDR3设计，有2片DDR,为了节约成本，六层改四层，布线没有任何改动，都是走表层
- c9 B' z& n. @7 q: i( V/ }$ m3 b9 S叠层改变了，四层 top-gnd-power-bottom  六层 top-gnd-L-power-gnd-bottom
data 高八位 打孔翻层
# X4 j; p! v1 `( _" L; S& G6 t: Adata低8为，top层
3 w* F& y# U. x+ [/ q% x: j
仿真出来的眼图
" q& _7 i5 ~3 n1 @! N% D" f  h  V

6}M]I%UPVOBU4ARK}JY{XVX.jpg (136.42 KB, 下载次数: 10)

下载附件  保存到相册

2013-9-9 11:30 上传

data眼图

---

作者: 丫丫    时间: 2013-9-9 11:33
分析原因 DATA高八位的参考层的问题，难道差别就这么大吗？有这方面设计经验的，希望可以指点迷津

---

作者: 风刃    时间: 2013-9-15 12:05

丫丫 发表于 2013-9-9 11:33
1 ]/ }+ o" \' k分析原因 DATA高八位的参考层的问题，难道差别就这么大吗？有这方面设计经验的，希望可以指点迷津

. [: g6 D2 l1 f有串扰，有噪声，可能是线间距和回流平面的问题吧。

---

作者: 风刃    时间: 2013-9-15 12:06
日月光也搞PCB设计？

---

作者: 丫丫    时间: 2013-9-17 10:01

风刃 发表于 2013-9-15 12:06
* j0 v/ W+ L' b; F! i日月光也搞PCB设计？

帮忙做SI/PI仿真

---

作者: 丫丫    时间: 2013-9-17 10:04

风刃 发表于 2013-9-15 12:05
有串扰，有噪声，可能是线间距和回流平面的问题吧。

间距，平面都注意了，都是大面积铜，唯一差别就是参考平面层，不知道你有没有遇到这种问题，data参考平面选GND比VDD好，GND相对稳定一些

---

作者: 风刃    时间: 2013-9-17 22:05

丫丫 发表于 2013-9-17 10:04
4 Z. m& P/ W. y& }. ?8 w$ j间距，平面都注意了，都是大面积铜，唯一差别就是参考平面层，不知道你有没有遇到这种问题，data参考平面 ...

在信号的回流路径上，也要注意干扰。

---

作者: 风刃    时间: 2013-9-17 22:17

风刃 发表于 2013-9-17 22:05
3 y9 E; @0 H" b在信号的回流路径上，也要注意干扰。

1 k. R0 K* B" r$ Y# }& T四层板啊，这些问题应该也比较好控制的。

---

作者: semisky100    时间: 2014-1-23 14:52
撸主找到问题原因没有呢？求分享

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2