EDA365电子工程师网

标题: 使用 Cadence 16.5打开一个PCB图，有一层的过孔有些是半个，为何？ [打印本页]
作者: happy053000    时间: 2013-9-2 08:55
标题: 使用 Cadence 16.5打开一个PCB图，有一层的过孔有些是半个，为何？
本帖最后由 happy053000 于 2013-9-2 09:04 编辑
* a$ L& i1 ?  c8 t, A8 _1 i, L! r5 p# `  i' n. }
Cadence 16.5打开一个PCB图，有一层的过孔很多是半个，为何？
2 N0 y$ e, n0 {3 N( s出现 过孔是半个的这一层是 一个电源层，因为 这个电源层有3.3  1.2   1.8  等多种电压等级，因此 进行的电源层分割，
0 m. O% ^+ o! f/ I5 j8 @6 V% }8 p半个过孔的情况就出现在  两个电压等级的铜皮分割线的边界上，这是什么原因？
9 K6 V( P) @3 a% ?. U0 s是否是因为 软件版本的原因，以前不确定是用哪个版本的 Cadence 绘制的图" Z: l) x; T* d* H8 l( D/ r

) N9 I8 p' ~8 O- n9 r- B
  H, T0 Z2 p3 q8 V3 t$ r% O8 W9 U4 ?! r9 L
作者: langexie    时间: 2013-9-2 09:04
估计你板上分割线是黑色的！是显示问题，分割线在上面，孔在下面就造成这样的结果！
作者: happy053000    时间: 2013-9-2 09:21
应该不是吧，PCB制板厂 给我说他们那 看到的过孔是半个，- k. C/ ?6 E( k& k# x$ |1 G
会影响 制造，
  q' v/ r" w! H6 X因为  电源层 是负片，亮的地方是过孔，没有铜皮，但黑暗的地方 应该是铜皮，
, [+ @$ q5 Q/ w+ O% \9 G* _; `所以 原来的圆形孔 是半个的
作者: zhangjunxuan21    时间: 2013-9-2 09:32
happy053000 发表于 2013-9-2 09:214 a* L% a$ W" a! I; D; P  z
应该不是吧，PCB制板厂 给我说他们那 看到的过孔是半个，
! O% }5 P# y& C* P" w3 h# v% q会影响 制造，
: S9 F* S, ?0 A* f% ^& R' W因为  电源层 是负片，亮的地方 ...
6 I( @5 q; {( b, g7 s) J
看着感觉你那边画了一条anti etch 用负片出的时候，这条anti etch就是个分割线 把你的焊盘给分断了  要么把分割线删掉  要么用正片出个gerber看看
作者: wangjing    时间: 2013-9-2 09:34
你这看起来被anti etch 分割了，你再重新铺一下。
作者: happy053000    时间: 2013-9-2 16:21
zhangjunxuan21 发表于 2013-9-2 09:32
1 \0 N4 R8 i  t- k8 h) X看着感觉你那边画了一条anti etch 用负片出的时候，这条anti etch就是个分割线 把你的焊盘给分断了  要么 ...

7 }0 d6 v+ g* p分割线不能删除，几个区域的电压等级不同啊 3 |+ Y& R9 K; p# b6 s& F: F: U
3.3V   1.8V都有/ i& c  f/ f* V3 t; [
不分割了就   板子就废了
作者: zhangjunxuan21    时间: 2013-9-2 19:53
happy053000 发表于 2013-9-2 16:21
7 A4 @- b7 C0 R6 b6 H9 u1 T" b分割线不能删除，几个区域的电压等级不同啊
6 M* i) X$ a7 B1 `3.3V   1.8V都有1 D! X" d( Y) v% [, Z& z8 h: `
不分割了就   板子就废了
+ B" B1 L& O% M" p) n$ P- a4 k
{:soso_e113:} 负片没怎么用 不能帮到你  正片的话出光绘文件肯定不会有问题
作者: hxyppt    时间: 2013-9-9 15:59
出负片的平面层是要把ANTI ETCH包含在gerber选项里的，例如:GND层的gerber选项要包括ANTI ETCH/GND,出正片则不需要包括这一层



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2