EDA365电子工程师网
标题:
有一个quartus IP核的问题来询问一下大神。
[打印本页]
作者:
草原狼10
时间:
2013-8-26 15:39
标题:
有一个quartus IP核的问题来询问一下大神。
我调用FFT这个IP核,可是运行到最后那个“EDA Netlist Writer”的时候出现这样的错误,Error: Can't generate netlist output files because the license for encrypted file "D:/myworks/dianzijingsai/FPGA/FFT/fft-library/asj_fft_bfp_i_fft_91.vhd" is not available。请问一下是不是我的软件没有破解?或者是这个IP核不能用呢?一下是我的license setup 。
4 g% G% q0 ]8 A8 E7 j8 g
3 J+ @# R, X. ?. M. S' U
license.png
(55.83 KB, 下载次数: 0)
下载附件
保存到相册
2013-8-26 15:39 上传
作者:
草原狼10
时间:
2013-8-26 16:21
module fft256(
$ F/ s' j0 }7 [- |' x3 O
input clk,
, ^/ t1 p, J9 O! r3 j9 O; _1 n+ c2 h
input reset_n,
3 `' Y/ z0 t7 }) w" m, X
input[7:0] sink_real,
8 e& D8 T) G$ _& x" H& E
output wire[1:0] soure_error,
" Z3 ~; p2 w. ]
output wire source_sop,
0 T/ Y* N0 n: d
output wire source_eop,
6 n* E6 i+ X4 x- U
output wire source_valid,
, A+ q ]9 }9 w! T! k1 n
output wire[5:0] source_exp,
2 ]9 v0 O# B6 q& g1 [: b" y! B8 b
output wire[7:0] source_real,
" R, N' N. v) u& k; o4 I
output wire[7:0] source_imag,
& i# e4 b/ }- k, c! W
output wire sink_valid,
, K; k0 |& S! Z; N, e' b7 Y
output wire sink_sop,
& |' V1 m+ m4 V6 I
output wire sink_eop,
* K! Y& f- F1 F2 b! a4 P0 a2 j
output wire sink_ready
+ w6 T A, c0 u7 ]) `
);
3 q# C) g$ s+ o I" Z0 f
0 G# q2 Y1 {+ O; A4 H' P& ^0 U$ p
wire sink_valid_i;
9 n U# o0 ]" G Z6 }+ Y/ l# l
wire sink_eop_i;
- R" H: }& H- Q/ Z! A7 A$ u3 V
wire sink_sop_i;
/ h* N" Y) N1 E! f* Y* `9 G/ M1 o
wire sink_ready_i;
3 |2 ^+ i. ?/ C1 J
) ^! r1 v& v- @4 D. Z6 K/ t
assign sink_valid = sink_valid_i;
5 z. y8 s1 I- N G ^( j
assign sink_eop = sink_eop_i;
. K, \7 b4 G6 G7 E- h
assign sink_sop = sink_sop_i;
* O: e* B7 O! z: E' l3 G
assign sink_ready = sink_ready_i;
. A8 m2 X) i" Z4 y4 L( D
' A& k, K% S" b9 T2 v, g" Y$ x6 x
fft_burst u1(
) p8 E5 C+ N9 w% Q, h) ^0 Z
.clk(clk),
) z. N8 @% y0 k1 g* h$ ^; Y u6 s
.reset_n(reset_n),
$ f6 ~3 G9 V& ~( ?
.inverse(1'b0),
5 }; E: u4 j$ y: @6 E: A- F* h9 W
.sink_valid(sink_valid_i),
* [0 ?- ~ R: I( g \1 c7 {
.sink_sop(sink_sop_i),
( [8 `: ]! n4 t" M
.sink_eop(sink_eop_i),
5 K- ^, b f7 t
.sink_real(sink_real), //实部
1 }; U" l7 r: {
.sink_imag(8'b00000000), //虚部
`3 l& \8 R. K* |
.sink_error(2'b00),
. g* K, d3 ^/ F9 x( ?! W7 b
.source_ready(1'b1),
7 ^. Q5 p9 ]% I1 ?9 N, i
9 F4 I4 @+ l! ?8 I( M/ x* h, B. w0 F
.sink_ready(sink_ready_i),
9 u3 w! F4 M3 L, o; [+ a2 Y
.source_error(source_error),
6 K2 o1 t) Q7 n+ J. [5 Y0 e) Q
.source_sop(source_sop),
; j3 Y4 E* Y8 x( Q' V! X% h W
.source_eop(source_eop),
& p3 ]2 \* Z% C' M* P1 |
.source_valid(source_valid),
+ v" }" @9 c" E' D- S" e
.source_exp(source_exp),
" C0 _$ H5 `6 Y, b
.source_real(source_real),
9 p9 Z% b. r' C8 j- d+ e. H
.source_imag(source_imag)
: G4 r7 e# y) k: `" G2 K5 P
);
9 ]1 ]) ~4 U6 C, r2 f! p$ s" z5 v( v/ c
) O' i/ v1 l2 e
ctrl_fft u2(
+ U# ~- Q; s+ [' Z P! j
.clk(clk),
9 @" E6 A2 N; h' l. i* X' T- `
.reset_n(reset_n),
: f+ n: j7 T$ F7 Q! E g
.sink_ready(sink_ready_i),
0 j+ a; B4 E* h% I* e; _& m; y0 @# R
.sink_sop(sink_sop_i),
( G* j, u; S( Y9 \+ X. p) u
.sink_eop(sink_eop_i),
4 }7 n: L2 v! u, N8 j
.sink_valid(sink_valid_i)
1 V' y2 j: j6 _
);
: B3 _/ O3 H% o. r! g
" d! _ o# G- n5 J1 u$ p8 ^1 A; y, |
$ Z1 G+ x" }+ g% \9 j4 M" W
1 k9 x. `+ h8 O& |+ Q4 C2 O
endmodule
+ f' O% @: c% Z2 A; _ h
这个是我的程序!!
作者:
飞雪逐青
时间:
2013-9-10 19:00
看错误描述,明显是没有破解啊!
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2