EDA365电子工程师网

标题: DDR参考电压被拉低，求大神解析 [打印本页]

作者: mylive 时间: 2013-8-1 21:51
标题: DDR参考电压被拉低，求大神解析
一个板子挂了四个ddr3，vref电压这个0.75v的电压在DDR跑起来之后变成只有0.2v，有些变成1.0v，代码在
另外一个项目的板子验证过是ok的，实在不理解为什么？
把vtt这个电压和vref这个电压飞线连接起来，ddr测试程序ok！，但是不明白vref怎么会被拉低？求大神指教。

8[BOM}~}HQ)DED)7_Y~~{_G.jpg (95.14 KB, 下载次数: 7)

$8[BOM}~}HQ)DED)7_Y~~{_G.jpg$

作者: part99 时间: 2013-8-3 12:57
Vref的电流很小，仔细量一下芯片管脚，看看有没有被烧坏的吧

作者: mylive 时间: 2013-8-3 22:10

part99 发表于 2013-8-3 12:57
, k* t! e3 t+ `7 P. R6 rVref的电流很小，仔细量一下芯片管脚，看看有没有被烧坏的吧

没有，5块板子都是一样的情况，把VTT和vref飞线连接起来就什么问题都没有。

作者: weihuaping118 时间: 2013-8-4 01:59
你用不是用分压的吗？VREF=2/1VDQS，好像是

作者: part99 时间: 2013-8-4 03:31
是你的C115太大了，把它移走试一下吧。
电容不是越多越大越好，有时间看看datasheet。

作者: mylive 时间: 2013-8-4 10:20

part99 发表于 2013-8-4 03:31 , s- }, a/ K$ ]% a7 C1 m$ f
是你的C115太大了，把它移走试一下吧。
* g2 v# h( E3 s2 o9 V电容不是越多越大越好，有时间看看datasheet。

去掉了，也不行。

作者: part99 时间: 2013-8-4 10:43

mylive 发表于 2013-8-3 21:20 0 g. U. ^% a0 g3 d, i( n
去掉了，也不行。

你把CPU和DRAM那部分的图也上传过来吧。

作者: 风吹摇摆 时间: 2013-8-5 08:59
R106改成100K试试，参考设计是100K的

作者: 一根琴弦ai 时间: 2013-8-5 10:43
学习了

作者: willyeing 时间: 2013-8-5 11:02
lz请把图完整贴出，否则没法分析，只能猜。

作者: sandyxc 时间: 2013-8-5 11:39
楼主的DDR_Vref 是U22输出的吗，U22是否是提供DDR_VTT和 DDR_Vref 的电源芯片？
我之前做的DDR_Vref 要么是用DDR_VTT分压产生，要么是从CPU自动输出，没有像楼主这样做过。

另上DDR_Vref 电流很小，应该不存在电流不足被拉低的可能性。

作者: liqiangln 时间: 2013-8-5 11:44
L12作为一个磁珠在电源的输入端，是否怀疑过？

作者: mylive 时间: 2013-8-5 21:23

风吹摇摆发表于 2013-8-5 08:59 7 Z! p; [* ~, p+ W. M& b7 U
R106改成100K试试，参考设计是100K的

换了。不行。

作者: mylive 时间: 2013-8-5 21:26

part99 发表于 2013-8-4 10:43
' A! e# o( C6 Z你把CPU和DRAM那部分的图也上传过来吧。

CPU是用xilinx的spartan6 150t，目前不方便上传。

作者: mylive 时间: 2013-8-5 21:29

sandyxc 发表于 2013-8-5 11:39 " }; k" G5 ]* I
楼主的DDR_Vref 是U22输出的吗，U22是否是提供DDR_VTT和 DDR_Vref 的电源芯片？# X! T3 }6 P6 X# M9 R5 R* ^
我之前做的DDR_Vref 要么是 ...

参考设计就是这么弄的。VTT及VREF都是这个芯片产生的，另外一个项目也是这么接，唯一的不同是这个
板子挂了四个DDR，另外一个是三个DDR。
CPU能输出VREF???

作者: part99 时间: 2013-8-5 22:01

mylive 发表于 2013-8-5 08:29 7 C8 P+ ]- Q$ R2 I7 d+ Q+ O" P
参考设计就是这么弄的。VTT及VREF都是这个芯片产生的，另外一个项目也是这么接，唯一的不同是这个7 |3 n& g' n' o! O2 I
板子挂 ...

你的设计是对的，Vref是从LDO输出，CPU和DRAM是根据Vref来决定SSTL的终结电压。
看来有可能是你的FPGA代码的问题，spartan 6 lx150t 应该接3片1Gbit的DDR3，你的4片是怎么接的呢？

作者: mylive 时间: 2013-8-5 22:20

part99 发表于 2013-8-5 22:01 / J& X9 P/ f2 v5 K
你的设计是对的，Vref是从LDO输出，CPU和DRAM是根据Vref来决定SSTL的终结电压。 p6 _; k' D0 ]
看来有可能是你的FPGA代 ...

有四个MCB。

作者: rgki_324 时间: 2013-8-6 08:19
以前遇到过类似的问题，他们的处理也跟你类似。被定义为了电源问题，在新设计的板卡上验证后，电源正常，所以极度怀疑程序代码问题。

作者: part99 时间: 2013-8-6 12:22
应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。

作者: mylive 时间: 2013-8-6 22:16

part99 发表于 2013-8-6 12:22 e [8 m9 [7 @) p/ U: i
应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。

多谢，明天我咨询下做逻辑的同事看看。

作者: mylive 时间: 2013-8-7 21:14

part99 发表于 2013-8-6 12:22
- _/ B: r( d7 o; m( g应该是FPGA的管脚定义不对，Vref应该定义为analog input，估计很可能被定义为SSTL_15。

咨询了下逻辑的同事，没有这项设置。IP生成的。

作者: litiejun 时间: 2013-8-16 16:25
貌似vref驱动能力不够啊 3个ddr可以换成4个就不行了。你可以看看vref电流最大多大。再看看4个ddr需要多大电流。把vref和4个ddr断开看电压是否正常。正常的话就说明驱动能力不够4个ddr的

作者: bingshuihuo 时间: 2014-5-23 11:12
没有结果了吗?

作者: 槊缘 时间: 2014-5-23 14:18
个人见解：
1、首先TPS51200的Vo和REFOUT是作为输出使用，楼主的画法有问题；
2、TPS51200给出的参考设计一般只针对1PCS的DDR来设计的。REFOUT引脚的电流输出能力有限，多片的DDR使用可能超出了REFOUT引脚的载流能力导致电压下降；
解决方法：
多片DDR3的电源设计方案可以这样：TPS51200的REFOUT引脚不使用，直接通过合适电容下拉到地；DDR3的0.75V_VTT使用TPS51200的VO输出，而DDR3的VREFCA和VREFDQ引脚使用1.5V经过磁珠和电容滤波后供给。

作者: liny123 时间: 2014-5-24 09:11
把R104 和 R101更换1K的电阻试试. 如果还不行可能是你的芯片REF这个电压的负载能力超出了你的应用.

作者: hukee 时间: 2014-5-27 13:42
是不是后面加了匹配电阻，上错了值。

作者: sencars 时间: 2014-5-28 10:04
是要分压出来的吧，那把R101和R104换成2K的看下

作者: duzz 时间: 2014-5-28 13:26
如果磁珠的性能变劣，也会导致电压下降！

作者: eddiemoon 时间: 2014-5-31 00:02
尼玛这还问个屁，明显驱动电流不够呀，建议两片TPS51200，要么改改总线匹配电阻，要么改改电容值，要么换片电源。

作者: qiqishu 时间: 2014-5-31 14:18
你的图不全，后级电路也发一下
有可能是DDR的后级电路出问题了

作者: coffindidi 时间: 2014-6-8 13:25
问题可能在FPGA上，TPS51200的VREF驱动4片DDR不可能有问题，我用过这个芯片驱动二十几片DDR都没问题的，可以尝试VTT和VREF不直接飞线，中间串个小电阻，如果电阻上有一定压降，可以算出VREF的电流是否太大了

作者: mylive 时间: 2014-6-21 09:31

coffindidi 发表于 2014-6-8 13:25
2 v0 P2 U- H; B问题可能在FPGA上，TPS51200的VREF驱动4片DDR不可能有问题，我用过这个芯片驱动二十几片DDR都没问题的，可 ...

可以驱动20个啊。学习了。
我的板子因为信号质量问题后来改版了。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)