EDA365电子工程师网

标题: 大家帮我看看我画的DDR [打印本页]

---

作者: jxjc_2008    时间: 2013-7-25 12:34
标题: 大家帮我看看我画的DDR

! \( [3 p  S, n  g3 A, p
       各位路过的大虾，帮我看看我走的DDR2，思路错了没有。还有几个问题请教：
        1.     9.5的虚拟过孔在做板的时候会做成实孔吗。
        2.     router里面走时钟差分线的时候，如果从BGA引出就是单独一根走线，从DDR开始走的画就两根一起，这是为啥呢{:soso_e118:} ；时钟线不能像地址线那样的拓扑机构那样吗。(只能从BGA到到DDR1，在从DDR1到DDR2).如果大虾你不知道我说的是啥意思的画，你用router走下那个时钟线就知道了。
7 D1 w( ?: y! P6 A2 Q) _& m        3.     用3层好像走不完所有的DDR线，太菜了{:soso_e149:} 123.zip (284.17 KB, 下载次数: 178)

2013-7-25 12:33 上传

点击文件名下载附件
下载积分: 威望 -5

---

作者: xiaoyangren    时间: 2013-7-25 13:37
嗯嗯，不错，我也借来练练手。多谢楼主。

---

作者: xiaoyangren    时间: 2013-7-25 13:44
我用的是9.3，在router里面试了一下，差分线从BGA引出也是可以的呢。

---

作者: 神话20121111    时间: 2013-7-25 13:49
9.5的虚拟过孔在做板的时候可以做成实孔。

---

作者: 神话20121111    时间: 2013-7-25 13:53
从DDR-CPU或者从CPU-DDR都可以走差分线的

1.png (33.99 KB, 下载次数: 0)

下载附件  保存到相册

2013-7-25 13:52 上传

---

作者: jxjc_2008    时间: 2013-7-25 14:44

神话20121111 发表于 2013-7-25 13:53
: B  J2 ^, n1 |$ w, H) j2 F" ~从DDR-CPU或者从CPU-DDR都可以走差分线的

谢谢。可能是我设置那里不对。还是没找出来{:soso_e136:}

---

作者: bin159bin    时间: 2013-7-28 21:14
不错学习学习                  

---

作者: zhangjinhe    时间: 2013-7-28 21:35
哈哈 下来看看  正好是练习文件了

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2