EDA365电子工程师网

标题: 过孔对信号完整性的影响 [打印本页]
作者: qianke13@163.co    时间: 2013-7-22 20:24
标题: 过孔对信号完整性的影响
大家遇到由于过孔导致阻抗测试结果超出SPEC规范，是怎么看阻抗测试结果？是让PCB厂商提高制程能力还是可以忽略？- k0 R# _- I, a* V" g
这种由于过孔导致的阻抗不连续引起的反射是不是可以忽略？" o# k$ @& F0 C7 d5 ^5 O
% c: U( s3 O% d' h9 T9 o% }
第一次发问，不知道这样描述清楚不。
作者: qingdalj    时间: 2013-7-22 21:06
本帖最后由 qingdalj 于 2013-7-22 21:20 编辑
0 R+ g- H. E/ N/ a% o; F' _# U) `9 U; z3 O: `) N) ~$ e
过孔引起的反射有些是可以忽略的，但有些不行，这和信号上升下降时间有关。如果确定上述现象是过孔阻抗不连续引起，可以尝试优化过孔以减小过孔与传输线阻抗失配对信号完整性的影响。
作者: qianke13@163.co    时间: 2013-7-23 10:52
qingdalj 发表于 2013-7-22 21:06 + G: J5 v4 i& t# m9 C2 e
过孔引起的反射有些是可以忽略的，但有些不行，这和信号上升下降时间有关。如果确定上述现象是过孔阻抗不连 ...

: J- x3 a* s6 X如果少于關鍵長度，這種阻抗突變是可以忽略的吧
作者: qingdalj    时间: 2013-7-23 11:08
本帖最后由 qingdalj 于 2013-7-23 11:13 编辑
6 v# h, P8 ]' W: C1 m2 _9 W3 Q. @7 |) p  R4 z
通常我们是这样认为的，但也不是绝对的。一个过孔可以忽略，那两个呢，或者更多的情况。
作者: qianke13@163.co    时间: 2013-7-23 11:27
qingdalj 发表于 2013-7-23 11:08 9 R2 y  ?2 ]3 ^7 X1 ~1 j; t4 K( V
通常我们是这样认为的，但也不是绝对的。一个过孔可以忽略，那两个呢，或者更多的情况。
9 t; w$ f/ L* E0 j4 X5 F, u6 {1 f
明白，謝謝！
作者: cwfang2013    时间: 2013-7-23 11:32
其实过孔引起的反射对信号质量的影响表现的并不是那么明显，高速电路中主要关注的还是电容的寄生电容和寄生电感
作者: cwfang2013    时间: 2013-7-27 08:30
你找找相关的资料就明白了
作者: cwfang2013    时间: 2013-7-29 08:16
过孔对信号传输的影响.pdf (123.43 KB, 下载次数: 291)
作者: Nelson    时间: 2013-7-29 14:54
第一，阻抗测试结果是个重要参考；# M1 C* T  Y1 x0 h- D! u1 \
第二，如果测试阻抗用的是很快的上升沿，而实际跑的信号的上升沿比较慢（或者信号速率较低），如果过孔部分阻抗超出SPEC不是太多，则算还好；0 h' s% t& j. X" P! A) J: }* P# u
第三，如果实际测试阻抗用的上升沿和信号的上升沿差不多，最好还是要优化一下过孔的阻抗，把过孔阻抗控制到SPEC以内，对5Gbps尤其是10Gbps以上的信号，一个过孔就可能让整个通道性能大大降低甚至Fail ！: _) A/ r4 s; {, s3 D

, q1 B# Q1 B- t! V另外，上面的8楼兄弟分享的是个好资料，谢谢分享！但其中的电容过孔公式仅具参考意义，不能太当真，这个公式只能说算出的等效电容在数量级上没有明显的差别~~
作者: qingdalj    时间: 2013-7-29 19:16
cwfang2013 发表于 2013-7-29 08:16

: q$ D: w- J2 t# J是个好资料，不过说明不了什么问题。& y; W' |3 W+ k
看看你的资料吧，截图如下：
, r- A( ~/ Y; D
' s- A1 q$ y  i' c
' g- B- z/ k2 o1 K$ y& H$ V- B5 h9 x
就按这个我们算算这个过孔的寄生电感。现在我们接触的6Gbps左右的高速信号，有许多其上升时间都在30ps-100ps之间，那么我们这里取最大的Tr=100ps(同等条件下Tr越小，信号越差)，：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH，XL=πL/Tr=31.9Ω。0 a6 `' @1 [6 ]0 K

  J0 p5 |) \2 `5 ?在这样的情况下，过孔寄生电感的等效阻抗已经达到30多欧姆，并且像我们看的这种信号速率还不是很高的，可以想象当更高速率的高速信号来临时，过孔怎么可以被忽略？我们又怎么敢忽略呢？
0 t6 J, Q8 x  R+ ]2 G3 M# M( f0 k4 X) C' ^# r+ |, u, k3 ?
所谓小心驶得万年船（不知道有没有打错字，呵呵），谨之，慎之。
作者: qianke13@163.co    时间: 2013-7-29 20:18
感谢大家的回复.我们负责impedance测试,所以想问问大家的想法.( }8 c$ ]) H$ C* l( v# K
大家都很牛,向大家学习了!
作者: alian_chen    时间: 2015-1-28 15:19
高频高速讯号一定要做优化的，不然performance会很差的
作者: 天雨hp    时间: 2015-9-9 21:30
高速情况下，过孔还是会带入很大的阻抗突变的，最好不要忽略
作者: 461412460    时间: 2016-4-21 15:47
领教了
作者: womi1989    时间: 2016-4-23 17:43
via的中的寄生电感还有寄生电容对于，信号的高频分量影响极大。如果信号速率较高，这时候寄生参数会使信号损耗，直接导致上升沿变缓。
作者: womi1989    时间: 2016-4-23 17:44
天雨hp 发表于 2015-9-9 21:30
( S9 F, @" z' q4 [, ?( f. L高速情况下，过孔还是会带入很大的阻抗突变的，最好不要忽略

% L; U: U: o- f  x5 m0 A完全同意~0 t$ H% }2 i  j+ G. x
作者: 雷霆之剑    时间: 2016-4-26 11:55
顶顶顶
作者: li960531    时间: 2016-4-27 10:14
受启发了~~~~~~~~~
作者: 992874489    时间: 2016-4-28 13:37
dddddddddddd
作者: 992874489    时间: 2016-4-28 13:38
dddddddddddd
作者: MaxEnding    时间: 2016-5-4 09:47
表示赞同！
作者: czj474756292    时间: 2016-5-6 16:23
学习学习
作者: Plom    时间: 2016-12-3 09:36
cwfang2013 发表于 2013-7-29 08:16

0 W6 [: e0 q4 ^  s  _感谢分享
作者: jimmyli    时间: 2016-12-7 10:33
高频信号的过孔还是要注意少换层打孔，同时注意过孔附近GND的处理
作者: aallon    时间: 2017-1-23 11:44
我们在做4G通信模组的时候，TDD和FDD的发射线上有2个10/4和2个18/8的盲孔和埋孔，包括天线也有2个盲孔和一个埋孔，也还是能通过测试。各项性能指标满足需求。但是还是要尽量注意一下过孔，高频或者高速时，能不用，尽量不用
作者: denny_9    时间: 2017-3-24 16:26
加载实际信号，看结果，有影响，就做优化。
作者: superking18    时间: 2017-4-11 10:05
路过，观摩
作者: yuck0624    时间: 2017-4-20 10:41
PCB 廠商製程能力不能忽略,也要看能不能達到你的需求
作者: wangmn    时间: 2017-7-27 11:57
cwfang2013 发表于 2013-7-29 08:16

& F) p( r" u- m1 J: Y看看$ z- W# v3 O! v* q5 v
作者: longcangxu    时间: 2017-7-28 21:31
Thanks for sharing!
作者: 賈叮叮    时间: 2017-9-11 18:02
推推



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2