EDA365电子工程师网

标题: ddr3 这样分组怎么样 ？ [打印本页]
作者: liuyu305    时间: 2013-7-19 10:54
标题: ddr3 这样分组怎么样 ？
现在的系统是8个芯片，16bit的，" c1 n1 d6 X, G
分组成：
2 I8 `7 i, b. L1 z5 ]3 K8 ?" S数据：DQ0-DQ15, DML, DMU. LDQS差分对，UDQS差分对
' n5 F! e6 Y  s, \$ N. I时钟：差分时钟CK,CK#6 X4 h  Z5 R6 W- K; O/ X" H
地址+剩余：A0-A15,BANK,CKE等等。
$ {1 s$ B' q( N& P3 p0 m1 X' i
* `3 F' G' }6 a6 N! h每个芯片的数据组，组内等长，芯片与芯片之间不等长，比如DQ0-DQ15,组内线等长，但是与DQ16-DQ31的组不等长2 s' W' O& P9 ~
线采用5mil,间距15mil
作者: pcbdesigner    时间: 2013-7-19 17:35
0 P2 P4 i0 o& ~3 \$ E+ I
DQ0-DQ7, DML, LDQS为一组，DQ8-DQ15, DMU, UDOS为另一组数据，组内严格等长。
6 p* z1 T4 l  G% M: Xclock应纳入address, command实现等长
作者: qingdalj    时间: 2013-7-19 20:53
pcbdesigner 发表于 2013-7-19 17:35
5 L! z4 F2 R5 GDQ0-DQ7, DML, LDQS为一组，DQ8-DQ15, DMU, UDOS为另一组数据，组内严格等长。
4 H# E; {7 B. }clock应纳入address, com ...
' {/ v. Z0 A2 c; o. H0 o/ \) W. G
0 E) g) e2 W: M9 P4 S8 e" r
楼上说的很对，只是不知道这个是DDR几代，DDR2以前的（包括DDR2）组间skew也是有限制的；DDR3还好。
作者: liuyu305    时间: 2013-7-20 22:12
pcbdesigner 发表于 2013-7-19 17:35
6 ^6 G" X6 x8 E) C8 o+ [$ TDQ0-DQ7, DML, LDQS为一组，DQ8-DQ15, DMU, UDOS为另一组数据，组内严格等长。
+ t4 }& o, T. S. G' d. I+ H1 |clock应纳入address, com ...
3 t4 G1 S+ E3 r, P
好的，谢谢·～
作者: eda-chen    时间: 2013-7-21 14:01
CKE都出来了，应该是DDR3吧？？？
0 I+ Y# U8 y. b7 y. Q4 x5 h得益于leveling技术，字节内部11根线等长就行了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2