EDA365电子工程师网

标题: 走线过程中时钟线和晶体晶振的注意事项 [打印本页]

作者: ggbingjie 时间: 2013-7-1 16:25
标题: 走线过程中时钟线和晶体晶振的注意事项
大家来谈谈时钟布线的注意事项？大家来谈谈自己在实际产品设计中是如何对晶振、
时钟布线进行处理和注意事项？

作者: Christhenghao 时间: 2013-7-1 21:42
1、布局时尽量靠近目标芯片放置 2、远离高温区域（大功率器件） 3、远离板边 4、走线尽量走内层 5、走线包地处理

作者: m2058 时间: 2013-7-1 23:17
晶振的话周围最好不放置RAM之类的，晶振的噪音大

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)