EDA365电子工程师网
标题:
新人问个很小白的verilog语言的问题
[打印本页]
作者:
jessejyg
时间:
2013-6-3 09:13
标题:
新人问个很小白的verilog语言的问题
有一个数，比如 14'bx0_1010,只有后面的6位写出来了，那前面的8位是什么值？
: u D+ g) z) c9 t) j- D
就是想问：一个位数较多的数，只写出了一些低位的值，那剩余的高位是什么值？
6 \/ `. F2 ?: u
求大神指导？
作者:
zgq800712
时间:
2013-6-3 10:19
本帖最后由 zgq800712 于 2013-6-3 10:21 编辑
. ^5 J8 Y3 W8 v# e: l) a8 X' O( @
6 l, e. r2 \# L% m: U; C
reg[15:0] cnt;
6 e* G4 n% E4 _ T5 T5 T7 o) W
) C0 I) o/ P( m4 ? z
alway @(posedge clk or negedge rst_n)
; S& O; u9 n: ^* ?
if(!rst_n)
+ ?3 h+ b" l/ V6 u8 V; Q# \
cnt <= 16'b0;
' A( f; k6 {" G' a: ]/ g
; N7 h* R7 A9 k2 m
# o% U/ m4 W& |& O' z
6 U' B+ @: j3 U' l$ E) m6 T% N
不写出来，前面几位多是0，如果觉得不保险看 rtl
1 a: d5 ]2 a! @ Q3 S6 W
7 G* p, I' O% s2 Q' i
7 ~( B2 L3 W1 M- d" J0 {
作者:
wide_road
时间:
2013-7-4 13:11
如果定义寄存器时是16位，比如计数器，在电路中实际只用到8位，在综合时是会优化掉高8位的。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2