EDA365电子工程师网

标题: DDR3常用的电平标准是什么 [打印本页]
作者: zlpkcnm    时间: 2013-5-18 13:36
标题: DDR3常用的电平标准是什么
DDR3常用的电平标准是什么？LVTTL?PECL?还是说别的电平标准
作者: 超級狗    时间: 2013-5-20 09:38
本帖最后由 超級狗 于 2013-5-20 09:49 编辑 4 _/ S. t% \/ J. z7 w- r# b& A( x
) H& M% R! o( B! Z
多謝提問這個問題，以前也不太會去注意它！( w2 `- |. a6 s  s3 c' `6 ]( h
# e4 F; r" k8 K, ?
{:soso_e113:}" K5 o, g$ X! Z4 E; A5 p! _
4 S, r) v5 @0 I/ L8 H' q$ i% M: K( \

Altera Stratix FPGA Supported Logic Interfce (1).jpg (155.06 KB, 下载次数: 10)

Altera Stratix FPGA Supported Logic Interfce (1).jpg

Altera Stratix FPGA Supported Logic Interfce (2).jpg (137.97 KB, 下载次数: 14)

Altera Stratix FPGA Supported Logic Interfce (2).jpg
作者: 超級狗    时间: 2013-5-20 09:43
一般 DDR3 的芯片資料還會提到一根特別的管腳，RESET 是遵循 LVCOMS。
: L2 Y$ Y2 X) P( S3 r
; Z  M. v# a# Q3 Q{:soso_e158:}
作者: zlpkcnm    时间: 2013-5-20 09:56
超級狗 发表于 2013-5-20 09:43
0 N8 A% x3 s6 ]6 n1 {* [一般 DDR3 的芯片資料還會提到一根特別的管腳，RESET 是遵循 LVCOMS。

* r9 H) p. X* W+ `+ u: a% I感谢 SUPER_GO 版主的回答8 P/ j) E! ]$ O3 T- _
: r( r7 N' a) r& [1 I, |
今天我仔细看了下 intel CPU 的DDR3接口  确认为 CMOS（即斑竹所说的LVCMOS） 电平接口。DDR3使用1.5V电平比DDR2（1.8V） 和DDR1(好像是2.5V)电平要低。
作者: 超級狗    时间: 2013-5-20 14:34
本帖最后由 超級狗 于 2013-5-20 14:35 编辑
* q4 N3 P; b6 ^
' n) v1 }+ H" g3 X3 [1 |2 J4 hDigital I/O Interface
0 Q7 u* y* B. u6 S/ ?5 Y9 p! }7 V% x5 K' \) y
書到用時方恨少；書到讀時方恨多！- t2 `) x5 B+ Q4 s3 Y! F; l$ c6 o
. ^! |4 |0 z2 R, U' J8 h) t
{:soso_e109:}

Topic 7 - Practical Design & IO.pdf

1.53 MB, 下载次数: 558, 下载积分: 威望 -5

作者: henrykaka00    时间: 2013-5-28 16:37
顶一个,超级狗果然强人啊!
作者: 金志峰    时间: 2013-7-23 17:56
超级狗的资料检索能力还不错哦
作者: 306533244    时间: 2013-7-24 10:49
超级狗很牛X
作者: liaotingkang    时间: 2013-7-28 15:31
查尔斯 赖  
作者: beihaifuyao    时间: 2013-7-29 10:07
书到用时方恨少！
作者: nigx    时间: 2013-7-29 10:49
DDR3的RESET也应该是LVCMOS15
作者: 骑驴找宝马    时间: 2013-8-29 09:58
超级狗是大牛啊，谢谢分享！



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2