EDA365电子工程师网

标题: 求教一个问题！！！！！！ [打印本页]
作者: zhoujie    时间: 2013-5-7 09:13
标题: 求教一个问题！！！！！！
问题:
- H5 k7 r+ `' L' Z& W% f; N2 \' u2 b0 e9 N6 v1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢+ ^3 y; g3 d% j6 k% A8 g2 ?7 I# _# {9 v7 N- S5 f

$ g/ J2 N; u- P( }! s1 j( y& ^/ _5 d5 g
' F/ b. y3 n% C: v# F" |0 O+ W9 l; a. I# r! i2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法? " T4 ?7 j% d7 h6 j  ^7 K0 n* L8 P8 S! F  L7 c6 z
& s8 W( C! ]# d3 G4 }+ b
+ u$ \$ ~9 M+ g5 Y& X5 w $ C/ q; ]+ S' m7 [" m
! l, ^1 b7 t' v9 k6 }+ q- t2 T3\我在filte过虑器里面只选ＶＩＡ却选不上它们,难道它们不是过孔了吗?7 |1 t! L4 m# n# h) Y5 n/ `# u" x. ]' d  ?0 f# O" I

8 @% @6 h% ~8 J3 c- O5 t: I. S* w3 y ! P& B; y1 O  W% I/ {, h. x  v. q1 B2 N: v, X4 c4 y1 L. G
4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?" k+ [) U8 ]' C) l
- r4 b$ f* I: R, {. q2 C, K! F  @" ]9 I0 Y$ I7 q1 B6 T* q; P6 Y
4 }( U4 B# {" f1 s 0 c+ O7 c+ j. I8 `8 H
# c7 q0 \5 \5 M, R4 @5\怎么避免这种情况呢,以前怎么没有碰到..1 d! }! l0 f/ _- B( ]
6 E2 J7 Z3 U) \' g* g
6 V' c/ ^" B* @( A$ }( U0 S0 m" z' _6\有没有关于这stitching的资料,让我也见识一下..谢谢了/...
作者: z666666d    时间: 2013-5-7 10:03
最好是有图，比如： c7 q0 \5 \5 M, R4 @5\怎么避免这种情况呢,以前怎么没有碰到..1 d! }! l0 f/ _- B(
作者: z666666d    时间: 2013-5-7 10:04
我显示好多乱码
作者: zhoujie    时间: 2013-5-7 13:29
乱码可忽略不看，就是PADS里面的缝合过孔是什么意思？为什么一给GND加孔都选上了stitching属性呢，去掉行不行？不去掉这个缝合过孔选项时，在检查连通性时就出错，就是加上的孔没连到GND，这是为什么？和四层板有关吗？谢谢！！！
作者: 457958672    时间: 2013-5-7 20:20
zhoujie 发表于 2013-5-7 13:29
* }) f# y. B& `9 Y乱码可忽略不看，就是PADS里面的缝合过孔是什么意思？为什么一给GND加孔都选上了stitching属性呢，去掉行不 ...

$ q- m# Z: z7 N) s2 V要不要都一样



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2