EDA365电子工程师网
标题:
关于DDR3数据组的串联电阻的问题
[打印本页]
作者:
yinning
时间:
2013-4-27 14:50
标题:
关于DDR3数据组的串联电阻的问题
现在做DDR3和V6的设计,有一点比较迷惑,DDR3的DQ、DQS、DM和V6互联时,到底需要一个串联电阻吗?我看到有的设计有用到,有的没有用到,所以比较迷惑。还听有人说是串联电阻为了防止二次反射,到底怎么回事呢,请高手帮忙!
作者:
xxc007
时间:
2013-6-4 14:22
串联的电阻加上驱动端内阻等于传输线阻抗,输出的信号为1/2,到远端后因为阻抗变为无穷大,信号两倍后为原数值。
( y6 r4 p$ |8 h6 U% `$ u
从远端反射回来的信号到达传输线和串联电阻的分界面后,因为阻抗连续无反射信号了,所以不会有振铃现象,不晓得解释的对不对,欢迎拍砖。
作者:
0aijiuaile
时间:
2013-6-4 21:15
对于你这种设计,建议不加串阻。
9 A9 P6 N, A; j: U/ F
对于DDR2以后的存储电路设计,数据线加串阻的原因主要是用来对驱动芯片(即CPU,DSP,or FPGA)等芯片提供反向传输时的匹配策略,此种情况一般是驱动芯片内部没有OCD等功能的前提下。对于V6,一般情况下都带有终端匹配功能,因此,不需要;因为你外加的匹配方式永远都赶不上内部匹配(极端了点)。
作者:
0aijiuaile
时间:
2013-6-4 21:18
如果你的V6由于较低端,没有配有匹配功能或不能保证数据线全配,那还是建议添加。对于加串阻,主要会改善整个系统的EMI情况,对过冲、下冲进行抑制。但对于高速信号会造成一定程度的上升沿变缓,这是它的劣势。而如果添加的话,必须放在颗粒端。
作者:
semisky100
时间:
2014-1-23 15:13
回帖赚积分啊
作者:
wangtianya52188
时间:
2014-1-24 14:28
回帖赚积分啊
作者:
ann_wz
时间:
2014-2-12 18:45
hhhh
作者:
michaelw_wang
时间:
2014-2-13 17:00
其实不加更好,因颗粒端已有ODT(on die termination),信号不会反射;也减少布线的难度。
作者:
michaelw_wang
时间:
2014-2-13 17:00
顺便赚积分而已
作者:
TANGCHENGRUBY
时间:
2014-2-24 17:02
很不懂
3 Y; m. H) u, `- M% }( Q
听着一塌糊涂
3 M/ X+ p8 C1 G6 }& M. G5 K
高手如云啊
作者:
xierjlove_77
时间:
2014-2-28 11:41
作者:
yuhuikeji
时间:
2014-3-14 09:16
都在灌水呀!
作者:
kevin890505
时间:
2014-3-14 11:33
8L正解
作者:
qqtolm
时间:
2014-3-15 08:03
学习
作者:
飞雪逐青
时间:
2014-6-27 11:20
现在DQS DQ DM都有 ODT,应该不需要再端接了!
作者:
zbx6020
时间:
2014-6-27 11:45
看看我们的方法
djdz.JPG
(69.24 KB, 下载次数: 3)
下载附件
保存到相册
2014-6-27 11:44 上传
作者:
eddiemoon
时间:
2014-6-28 23:34
图上的是连接匹配电压,调整波形用的,不是EMI用的。
作者:
eddiemoon
时间:
2014-6-28 23:36
哈哈,我觉得因为是comand line address line 一个CPU带好几个DDR有点累,需要有人帮忙,所以就弄个匹配电源增强驱动哈哈啊!
作者:
lufuli
时间:
2014-6-30 17:58
学习了
作者:
初学滨
时间:
2014-6-30 22:28
我用过的都有加的。可能是为了以防万一吧。。。。
" w$ W4 T$ U. Y7 y% t
顺便提个问题。电阻,DDR3,和芯片间的连线顺序是怎样的?是从芯片引出连到电阻再连到DDR3,还是先到DDR3再到电阻,或者说是两种连法都可以。。。。
作者:
aarom
时间:
2014-7-1 02:05
xxc007 說對了. 但看粿粒內部電路. 有些是限流作用防止IC燒毀.
作者:
kinglangji
时间:
2014-7-2 18:44
回帖有积分?扯呢
作者:
金志峰
时间:
2014-7-16 17:56
赚积分
作者:
hsx123321
时间:
2014-7-17 13:27
抑制信号发射
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2