EDA365电子工程师网

标题: 逻辑电平检测电路 [打印本页]
作者: 飞鸟羡鱼    时间: 2013-3-26 19:27
标题: 逻辑电平检测电路
# q2 k3 t9 l- l0 X4 V/ N' g  r
最近在做一款芯片，里面需要用到这样一个电路（暂且命名为逻辑电平检测电路）：
* Q: z5 m5 g+ T2 d1、输出寄存器是由8位数据位（经过异或操作）和一位反转位组成的9位寄存器
- Q$ {9 e: D5 v/ h" o+ @8 }2 J- O+ c2、反转位定义：当数据位里面有超过4位的1时，反转位设置为1，否则保持为02 q# |- m7 n- B  R  n+ h6 |. l
3、输出的8位数据位要和反转位进行异或操作，然后才能输出
; F- E2 o% m5 e" ^2 O' w0 l5 s4 n5 ]/ d* e6 q# }

- w; R% d9 K- q, }0 e* b& m
' d9 W4 V" m, a( E- |
$ f4 `+ b7 e2 z  T如何检测1的个数是否大于4的电路最好能用组合电路实现。
" c, i3 b6 {/ n/ f5 Z5 }& q, Q希望能有朋友指点一下，多谢了。
2 P- U; ]$ \: c9 k% r) l; c, F# J- q3 e% Q4 Z
作者: zgq800712    时间: 2013-5-16 08:26
本帖最后由 zgq800712 于 2013-5-16 08:29 编辑
' @$ V9 F1 i" g8 V9 q! d/ a, K" K9 k* V6 g# {0 u- C2 O% g
哎想不出来，看序列检测器也不是用组合逻辑的。，楼主说的是4个任意位1 还是连续1。& C4 m) @8 q8 ^+ X$ u: e5 h/ ^
连续位的话就好做了。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2