EDA365电子工程师网

标题: 求助关于LVDS 信号传输电缆辐射问题 [打印本页]
作者: bjfue    时间: 2013-3-23 21:37
标题: 求助关于LVDS 信号传输电缆辐射问题
        最近做一个项目，采用LVDS接口的显示屏幕。经测试发现电路板接上LVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失（数据线采用普通电缆制作的双绞线，显示屏接口时钟为30MHz）。LVDS 接口设计时已经充分考虑了LVDS接口设计注意事项。
9 G( t0 c& A0 \6 x( ?     对此现象感到非常困惑。首先可以确认辐射本身不是由于板子本身产生，因为线缆取消后辐射消失，其次LVDS双绞线本身就是可以降低EMI，不知为何反而成为辐射源。% K+ O( x& w. v
      对此不知有什么较好的办法解决。) F7 L/ r. A7 Z) a
     
作者: part99    时间: 2013-3-23 23:17
线加磁环
作者: bjfue    时间: 2013-3-24 09:34
辐射的原因是什么呢
作者: 超級狗    时间: 2013-3-24 10:34
本帖最后由 超級狗 于 2013-3-24 20:56 编辑   g+ s( A) D/ q! q" z- e1 o

  r) |  d  {# g# m纜線原本就可能形成天線輻射出干擾，輻射源不一定是來自 LVDS 的訊號本身，有時候是 CPU 的時脈，只不過是透過 LVDS 的纜線傳播。建議樓主先找一下 1568MHz 是哪個時脈的倍頻，例如 CPU、Ethernet...等，釐清輻射源才好下對策。9 Z& _: T% Y; g2 Z7 R
: v3 I( t2 N. R' R
LVDS 是屬於差動訊號（Differential Signal），理論上輻射會較低是沒錯，但一般來說纜線也要做屏蔽（Shielding），以銅箔或金屬編織網包覆接地。發現輻射干擾時，用共扼線圈（Common Choke）有時候會比磁珠（Bead）來得有效。7 _7 w1 Y7 O4 s; Y: W4 L. Q0 m. m) c
5 B2 {$ w" G' n
謹此建議！
7 u4 c* \+ r8 z; ]2 }# ?: ]7 y. h8 |' E9 k. R: B& C2 p" o
{:soso_e158:}
作者: jandylen    时间: 2013-3-24 11:39
楼上正解。
作者: 超級狗    时间: 2013-3-24 11:53
jandylen 发表于 2013-3-24 11:39 ; i- t5 R* k# n. i: K
楼上正解。

/ p; N" d0 E3 Q/ x9 ?& W謝啦～好人！! a0 G* o, n+ X$ g; i+ J) h
+ o  Y) Q. W/ D6 B" N( b
{:soso_e181:}
作者: bjfue    时间: 2013-3-24 14:03
受教了，点醒梦中人。曾经更改过显示时钟频率，辐射频率并没有改变。有一点还是不明白，如果说是其它时钟产生的辐射，因为其它时钟源并没有与线缆直接想连，干扰是通过什么方式通过线缆产生辐射呢？难道是空间耦合吗？
作者: 超級狗    时间: 2013-3-24 21:22
本帖最后由 超級狗 于 2013-3-25 00:43 编辑 $ B) K8 _( X8 l) v0 A& Z8 z+ w, X
" M7 c( {, Q2 O5 J
關於輻射是怎麼產生的，原因有很多。小弟的專長也不是射頻（RF），不過可以略為解釋一下。
  ^. V4 j6 f  Q  G* m9 x# |. ]
沒接纜線時沒有輻射，接了之後訊號傳導路徑變長，可能接近某個輻射源四分之一波長（1/4 λ）的整數倍，反而變得更容易發射，所以輻射干擾就跑出來了。意思是說，雜訊一直都在，只是有沒有合適的路徑讓它輻射出來。 ' ]2 w5 O0 B# b! a0 Z% R" b

* ^8 G' m/ L+ @. H7 _$ J改變顯示頻率的時脈，對於輻射干擾無太大改善，這種狀況也很常見。處理器顯示界面（Display Interface）的時脈，通常也是來自處理器的時脈，不外乎是除頻（Clock Divider）、鎖相迴路（PLL）升降頻。時鐘（Clock）的來源不變，只是改變除頻的倍率，事實上都還存在著主頻的影子。
5 t8 I: I6 t  x3 y4 q( \6 c4 M& U3 l1 d" z# t
我們通常只分析時域（Time Domain）訊號，常常忽略了頻域（Frequency Domain)的分析。一個示波器上看到的方波，它的上升緣或下降緣有正過激（Overshoot）、負過激（Undershoot）、振盪（Ring）的現象，對於富利葉轉換（Fourier Transform）來說，它都暗示著訊號中暗藏著更高頻的成份存在。! d8 h$ \. \* e' |- T" Z+ z( N

' w) i' C1 y7 q9 W) i. ]8 d( a{:soso_e198:}
作者: 超級狗    时间: 2013-3-25 00:59
1568 = 7 x 7 x 2 x 2 x 2 x 2 x 2 = 49 x 320 y" h, d, p4 v$ @4 i, ]

0 ~7 J& U- B: w* T; N7 U可以找一下，板子上有沒有類似 14MHz、28MHz、32MHz、49MHz....等，上述因數各種乘積組合而成的時鐘或晶振。
) q1 Y- ~. [" `! |6 F( M
2 Y5 i/ @1 ]; I4 b+ \{:soso_e127:}
作者: liqiangln    时间: 2013-3-25 12:30
LVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失# d( b5 l9 o* n+ |1 ]5 {6 o

8 ~! N+ a# J% y1 T: i& G* e) \频点是够高的，相当于1.568G的位置，另外就是-57dbm相对来说能量也很小了，是否是接受到的能量，有屏蔽措施吗？ 或这双绞线再做一个锡箔包裹。
作者: bjfue    时间: 2013-3-25 13:26
板子上时钟源为26兆，其它的时钟通过处理器倍频所得
作者: bjfue    时间: 2013-3-25 18:16
liqiangln 发表于 2013-3-25 12:30
) P& c3 Y- ~' k- W, I! {+ X( bLVDS数据线后在频点1568M附近产生了较强干扰（-57dBm）取下数据线干扰消失  O, D  t3 h) L9 }" X

8 K" l: n5 B) e& c& z频点是够高的，相当于1.568G的 ...
7 E, i( q0 L" B9 M
我估计是处理器主频的2次或者是3次谐波。强度已经很大了，噪底才负九十，我用导电布包裹线缆后确实下降很多。另外，加磁环没用。这个频率磁环已经不能衰减了。磁环可以滤除在几百兆的干扰。
作者: bjfue    时间: 2013-3-25 18:24
处理器输出的rgb信号中的时钟做了包地处理。各信号线做了等长。源端加10欧的匹配电阻。干扰信号来源有可能是时钟，行同步和幀同步信号叠加过来的，后续我想查查这三个信号的过冲下冲和振铃情况
作者: 超級狗    时间: 2013-3-25 23:07
本帖最后由 超級狗 于 2013-3-26 15:23 编辑
( z8 }3 f8 p  A% Q3 n9 z# T9 @- Q) j4 n# ^( z- E$ G3 Y% a. O
LVDS 端還可以預留共扼線圈（Common Choke）的位置，聽說這東西對 LVDS、MIPI DSI 或 HDMI 這種差動（Differential Interface）傳輸還蠻有效的！
+ m, q, d3 W! {& D+ c  z. G. `4 c7 y
{:soso_e130:}
作者: 超級狗    时间: 2013-3-25 23:29
我還想到一點，你 LVDS 差動端有照 Strip Line 或 Micro Strip Line 的阻抗線來走嗎？
" S3 A0 e( P6 M0 T7 W
% b8 W! F9 W% m1 }, [! R; n$ |{:soso_e100:}
, k& b9 V) `; {) W/ X; B: e, t: W& h$ U, A
附檔是 TI LVDS Application Note
( Z; ?6 F: T% n; a, X) {- @: M+ Z9 v% ]) I# t6 ]* q8 C: i1 C7 k% Q

slla014a.pdf

53.02 KB, 下载次数: 40, 下载积分: 威望 -5

作者: bjfue    时间: 2013-3-26 07:03
超級狗 发表于 2013-3-25 23:29$ V) w: `' B9 o* V$ ]( k
我還想到一點，你 LVDS 差動端有照 Strip Line 或 Micro Strip Line 的阻抗線來走嗎？1 U4 K) s, {/ \# I: t% a$ T

( {$ w9 U4 M3 F: F& l  N: n* I6 @2 |$ s, k$ j4 f" ?6 m
) J2 F* O& V0 h3 y; _
100欧带状差分线。每条线两个过空，孔径6mil
作者: i265    时间: 2017-4-14 09:06
你好 请问 问题后面解决了 吗
作者: bjfue    时间: 2017-4-19 11:12
i265 发表于 2017-4-14 09:06
$ C1 P6 E3 C; V5 v& T% E; E你好 请问 问题后面解决了 吗
' ~# L4 j. w; h1 z
已经解决～～～/ S& Y2 V1 |9 v! Q/ H
作者: i265    时间: 2017-4-19 19:54
bjfue 发表于 2017-4-19 11:128 p- }: K" R; H3 w2 b2 b
已经解决～～～

: S$ n( B$ W. b! n可以分享下给大家   1 e) b, H% F3 }, P! M% ^7 t# G. \2 ~
作者: i265    时间: 2017-4-19 19:55
bjfue 发表于 2017-4-19 11:12' c" B+ L& w) O8 F  j1 p
已经解决～～～

9 |5 @: g  K. K" P! B0 \ 兄弟 LVDS辐射问题解决了   能请教下处理的方法吗   
. o! t8 b1 W0 E/ O) T0 V, {- r2 z
作者: bjfue    时间: 2017-5-23 18:28
对原始信号进行滤波处理.线缆加屏蔽



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2