EDA365电子工程师网

标题: 为什么要用5个相同大小的电容来滤波？ [打印本页]
作者: yiyi305    时间: 2013-3-13 14:19
标题: 为什么要用5个相同大小的电容来滤波？
为什么要用5个相同大小的电容来滤波？可以只用3个吗？

QQ截图20130313141427.png (19.47 KB, 下载次数: 8)

QQ截图20130313141427.png
作者: PCBLAYOUT888    时间: 2013-3-13 14:28
减小电容阻抗，又增大了电容容量，帮助了EMI测试和提高虑波效果
作者: 超級狗    时间: 2013-3-13 15:47
高度限制，不得已要用貼片式電容。8 T+ f4 }! ]' B) n: U

. N1 {( Z: O0 U- k) `/ u我們的行動產品有這樣做的！1 @8 L6 m2 o' |" Y1 Y! p8 b0 R
$ R  L: L1 v6 t% z
作者: 超級狗    时间: 2013-3-13 15:53
有圖有真象！7 _8 e9 c& n  L; _, {: N

0 X) B1 X9 v  K你看！我們用得比他還多顆。
0 g! ~' q8 c$ m" o: Z0 X& `9 J
) C' u. J* u5 D3 d( z8 J! q{:soso_e153:} $ ?" e& ~. y" W, I% F' C, j

" b; w& \) v& N1 V( D{:soso_e127:}
8 ?  w  R. n8 r3 H; O
. b  l3 U. g( l2 P8 Y

1uFx5.jpg (29.79 KB, 下载次数: 8)

1uFx5.jpg
作者: bluskly    时间: 2013-3-13 17:00
亲。。。那只是同一个网络。但是在PCB板上的话，是处于不同地方的。比如一个IC有很多个该电源的网络，每个管脚放置一个1UF的电容的话，就需要多个了。它其实不是在同一个地方放置多个电容的。是在不同的地方，只是同一个网络而已。
作者: 小军    时间: 2013-3-13 18:32
超級狗 发表于 2013-3-13 15:53 ( o1 N! p1 s: X0 ~1 M
有圖有真象！
3 }- ~3 l+ d' E+ I/ D' B0 z7 @) s  a/ B* m
你看！我們用得比他還多顆。

! T. a  U- ^$ f  W0 o+ g: E- y{:soso_e179:}
作者: wwzsxcq    时间: 2013-3-13 19:33
同意2楼和5楼，对于你的原理图我更支持五楼，呵呵
作者: 超級狗    时间: 2013-3-13 19:59
本帖最后由 超級狗 于 2013-3-13 21:40 编辑
* N- _7 J8 h( L5 I9 L
. |+ R' L  P( v  \& k6 K其實沒有完整的線路圖，不能一窺全貌，大家說的都有可能！4 W( `7 e8 \0 a& R
' z& N" r" \7 g) r  `+ @8 ]% S# `) S
{:soso_e100:}
作者: DIA3BLO    时间: 2013-3-14 08:40
5L说的可能性更大 同一网络多处要用退耦电容时原理图我也都是这么画的
作者: yiyi305    时间: 2013-3-14 15:45
超級狗 发表于 2013-3-13 15:53 % X4 i! T. ^, N9 l# E* t. D
有圖有真象！% N3 R" @0 o& F% u% {" H. d
; ?: v& S( T. @$ E2 O
你看！我們用得比他還多顆。
4 n4 Q. m8 i5 ?* A5 L0 R3 {
那是不是再多加几个会更好？
作者: 超級狗    时间: 2013-3-14 20:56
yiyi305 发表于 2013-3-14 15:45 & p3 r. g( u$ X# z9 x; V& |
那是不是再多加几个会更好？

5 g  |# P, C6 e1 B2 G是！用越多、回扣越多。7 z: j+ }* C1 P2 \! y) J0 g& z
+ i& ^$ N8 |0 B2 O+ X: m4 a
{:soso_e107:}
作者: brady.lu    时间: 2013-3-15 13:35
不是 用的越多，相当于电容的容量越大，那某些chip开机时就会造成delay，影响各方面性能。
作者: qq815255540    时间: 2013-3-16 08:26
顶下  学习了
作者: lyf1050    时间: 2013-3-16 08:41
五楼是高人。。。。
作者: 0835120153    时间: 2013-3-18 16:08
同意５楼的，不过也还是有同一个地方放置多个电容的哦，看具体情况
作者: hukee    时间: 2013-3-18 17:06
同一个地方多个不如一个。# g3 V$ Z1 P, t6 M( E( G2 S( U
多个地方在电源平面均匀放置也是很好的设计，电源平衡。
7 I' B  [, w: j* Y陶瓷电容本身esr就很低。
作者: zlpkcnm    时间: 2013-3-20 11:22
bluskly 发表于 2013-3-13 17:00
" f: r# F; }8 D- z% u+ w亲。。。那只是同一个网络。但是在PCB板上的话，是处于不同地方的。比如一个IC有很多个该电源的网络，每个管 ...

6 I) F7 V0 k; e1 w4 t统一 5#的意见
$ G- s" l# z. ?6 U% f对于有些封装比较大的BGA芯片往往需要多个相同阻值的电容进行去耦，7 C. t8 m2 ^3 O, u1 n9 J! S
每个电容都有一个去耦半径，即在该去耦半径以内，电容对电源有很好的改善效果；在该去耦半径以外，电容对电源改善效果基本就可以忽略了。; A2 o! N9 g' B4 U4 K$ c
对于这个详细的知识，大家可以去看看电源完整性知识。
作者: luo7678094    时间: 2013-3-20 11:58
brady.lu 发表于 2013-3-15 13:35 5 _! ?4 {( @" L( O  N8 S
不是 用的越多，相当于电容的容量越大，那某些chip开机时就会造成delay，影响各方面性能。
, }' Y  b" t; O/ c" K" M3 R
说话不说几个洋文会浑身不自在啊？
作者: wangjinqiu_05    时间: 2013-3-21 11:37
luo7678094 发表于 2013-3-20 11:58 + \& R/ Z; L6 ~; S0 T( o
说话不说几个洋文会浑身不自在啊？

4 z; t, @: {! ~' m应该是  台企
作者: vmax    时间: 2013-3-21 12:38
同意5楼
作者: 英雄未央    时间: 2013-3-21 14:35
你要看看负载的，可能是负载有四个VCC引脚。
作者: lzscan    时间: 2013-3-21 17:08
从你的电路来看不是电源模块输出端，所以后面的电容大部分时给芯片VDD旁放的。一般要求一个电源引脚放一个。一般电感（磁珠）后会用一对10uF+1uF。
作者: iaiping    时间: 2013-3-23 02:04
有时候，是因为耐压值高的电容容量都小，为了达到设计要求（比如推荐用大容量高耐压电容）并兼顾结构设计对高度的限制等因素，就会采取这种措施。。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2