EDA365电子工程师网
标题:
顶层覆铜操作后,覆铜自行消失---急!!!
[打印本页]
作者:
sucan111
时间:
2013-3-1 11:05
标题:
顶层覆铜操作后,覆铜自行消失---急!!!
顶层覆铜操作后,覆铜自行消失;
/ [$ l6 ]8 s, H- [) O
但是消失的覆铜边框还在,即为boundary(在 dispay——color dialog——stack-up—— boundary选择下可
看到),
C4 G; ?& u$ n0 @. x. i
并在tool--shap dynamic stat报告中,显示该boundary是State: No Etch Point on shape: (42.0001 -1457.9999) Net: GND
作者:
love365
时间:
2013-3-1 11:25
重新更新下铜皮试试吧,不行就删掉重新铺上,不要一整块的铺,可以一小块的铺,最后在合并。
作者:
sucan111
时间:
2013-3-1 11:38
都试过了,删除重新铺上,结果一样;
& T O! G+ H; c
分成2半覆铜,不能合并,一合并就消失,然后继续一样的问题;
作者:
ggbingjie
时间:
2013-3-1 11:42
把文件发上来让我们试试比较好说明问题假如可以的话
作者:
香雪海
时间:
2013-3-1 16:52
打开boundary,然后把那部分的全部删除,再重新铺,绝对可行
作者:
sucan111
时间:
2013-3-1 17:05
试过了!
* @$ y$ C4 Q9 ~
重新覆铜后结果有两种:
2 a' c/ ~3 s% }6 S3 m+ |6 k
第一种,就是上面说的,覆铜自动消失……;
- r+ t, j: F; S
第二种,覆铜没有消失,但整个覆铜有那么几个小块就像静态覆铜一样,直接覆盖连线和元件,然后一堆DRC错误。
+ |$ N ?: b& j, K! e2 V% @$ Q
不知道我是哪里弄的shap出现了问题,但是我在bottom、gnd和power层覆铜都没有问题的。
8 L; N0 I+ y7 G3 V
不知道是不是在连线或者VIA时,有什么操作导致shap在该层覆铜出现问题的…………
8 G' u( ^/ S0 S7 ~0 M5 H
谁遇到过的,加QQ513029914
作者:
sucan111
时间:
2013-3-1 17:49
自己顶一下,让更多人关注一下!!!!
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2