EDA365电子工程师网

标题: QUATRTUS II 9.1在编译时报10482，ROM_DATA未定义错误 [打印本页]

---

作者: freeunix    时间: 2013-2-25 10:27
标题: QUATRTUS II 9.1在编译时报10482，ROM_DATA未定义错误
各位好：
       才开始学习FPGA。在看清华的ALTERA FPGA工程师成长教程时使用第六章的源代码，在QUARTUS II 9.1进行编译时报10482错误，提示ROM_DATA未定义，不清楚如何排查故障，请指教。多谢！


1 {" g7 Y9 y( [" n  s
& y0 y- p) u. V" I" m  ]0 c, o% p6 }
7 H1 b% K  y0 a


3 T. ]6 x/ B( a  `) {# a( OLIBRARY IEEE;                                                                                                //调用标准库文件
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
3 q4 \/ T; m. K7 _7 R9 _5 PENTITY sinfsq IS
' m: b6 t# m2 _2 W! Z# _3 P   PORT(                                                                                                //端口定义
       clk : IN STD_LOGIC;
; J4 ~( O8 Q) M/ A, W0 C% y       dout : OUT STD_LOGIC_VECTOR(5 DOWNTO 0)) ;
$ N  i% _( ?8 J. T! `. GEND sinfsq;
ARCHITECTURE behavior OF sinfsq IS
COMPONENT sin_rom                                                                              //声明ROM元件
        PORT(
5 ?) R. ?( T- L                address        : IN        STD_LOGIC_VECTOR(5 DOWNTO 0);
, u3 s% \* Y+ X. w3 u# C$ m                inclock        : IN         STD_LOGIC;
# T8 x3 V1 N* o8 K, m) V7 e                q            : OUT        STD_LOGIC_VECTOR(7 DOWNTO 0));
! s. O3 _* v8 v* _0 r7 M" z7 AEND COMPONENT;
   SIGNAL wt: STD_LOGIC_VECTOR(5 DOWNTO 0);
BEGIN
( i9 C* L0 Y' `2 {, X   PROCESS(clk)
   BEGIN
6 e5 Y, E8 s6 l1 c7 ~      IF clk'EVENT AND clk='1' THEN
         wt<=wt+1;
7 |$ _$ [0 E/ Q0 O& S) F5 h9 c0 L# L      END IF;
( k$ q$ K$ @) C& S% m3 @! E   END PROCESS;
) _+ B' K- p: G) S   u1:rom_data PORT MAP(address=>wt,inclock=>clk,q=>dout);                        //例化ROM元件
END behavior;
2 Y- \7 A0 e- Z* f$ M' f4 C

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2