EDA365电子工程师网

标题: QUATRTUS II 9.1在编译时报10482，ROM_DATA未定义错误 [打印本页]

---

作者: freeunix    时间: 2013-2-25 10:27
标题: QUATRTUS II 9.1在编译时报10482，ROM_DATA未定义错误
各位好：
8 t# ]  q7 o/ L2 B       才开始学习FPGA。在看清华的ALTERA FPGA工程师成长教程时使用第六章的源代码，在QUARTUS II 9.1进行编译时报10482错误，提示ROM_DATA未定义，不清楚如何排查故障，请指教。多谢！

0 A0 [6 \- n4 @0 b





2 {% [! z/ @  x- `8 [LIBRARY IEEE;                                                                                                //调用标准库文件
USE IEEE.STD_LOGIC_1164.ALL;
$ k" Z) ?9 l5 V& UUSE IEEE.STD_LOGIC_UNSIGNED.ALL;
, F4 h+ o- M. c) r: [ENTITY sinfsq IS
0 ^. w3 H$ W* S$ ^   PORT(                                                                                                //端口定义
       clk : IN STD_LOGIC;
8 ^& A# @( i  d, a       dout : OUT STD_LOGIC_VECTOR(5 DOWNTO 0)) ;
END sinfsq;
1 ?; D' ]0 d6 g7 dARCHITECTURE behavior OF sinfsq IS
COMPONENT sin_rom                                                                              //声明ROM元件
        PORT(
4 M3 g. i9 T2 n% m' V8 {* }% }                address        : IN        STD_LOGIC_VECTOR(5 DOWNTO 0);
: g1 }$ A- f1 N1 X' [9 b2 p" }                inclock        : IN         STD_LOGIC;
                q            : OUT        STD_LOGIC_VECTOR(7 DOWNTO 0));
END COMPONENT;
   SIGNAL wt: STD_LOGIC_VECTOR(5 DOWNTO 0);
BEGIN
6 u2 M3 b0 q* \, Y   PROCESS(clk)
9 f; y9 ]: S( C   BEGIN
2 U' K  x6 ]; a- q! c9 y      IF clk'EVENT AND clk='1' THEN
         wt<=wt+1;
      END IF;
9 M; b$ `/ D3 _9 j   END PROCESS;
" Q) G5 o! I  Z7 e. x/ L+ @1 E   u1:rom_data PORT MAP(address=>wt,inclock=>clk,q=>dout);                        //例化ROM元件
! J9 ]! Z9 ~0 H8 G7 a- t9 `END behavior;
$ \) C+ T  }) v

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2