|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
各位好:2 n) Z* q7 S3 n+ b3 y7 {
我在学习FPGA。有一个教程市容ALTPLL做定时器,代码如下:
+ }# p4 N& n3 @' P1 U D2 U7 }'timescale ins/10ps
$ \3 C3 } F# C0 i& Bmodule address_gen (clk,reset,enable,control_word,address);, I2 l( ]2 v0 V3 D
input clk,reset,enable;
+ l% V8 T6 Q& \8 ^ S$ K% Winput [5:0]control_word;
- M$ D7 }4 D( ^* L' \: E1 o& Goutput [11:0]address;% n* x0 l, H c" t8 _: z
reg [11:0]address;" ]: O$ o9 k+ r n+ [7 r+ G
always @(posedge clk or negedge reset)
( t- d) _* R* ?" l( | begin
- j2 ^- [6 N; r) O6 x g# {5 f if(reset == 1'b0)# y6 \, r" @; A( |$ f8 U+ N
4 F- y. o/ g) i9 Y1 c1 l/ i begin! t( R# j" N5 @6 Y7 O
address<=12'h000;
: l z* J6 a, S end
6 T( U% \; G' t$ \: m1 D7 W1 B5 S else if(enable==1'b1)& o( d( ]3 l' y8 q
begin
6 @$ ?8 r* j% M7 G# j address <= address + {6'b0,control_word};
1 A! d# M# X/ }4 _ end) g2 f2 Y7 s9 d0 p% ]
else; n$ P" }- d: x& y+ R {% O8 U
begin
) @, f2 j6 F4 U address<=address;: I/ ~# t/ J* Y4 Q7 a0 n
end
$ c% M# c; H( h9 i; l. a" G4 X D v2 p& h
end
( c- j- X6 X c$ K5 S5 `: p endmodule
7 B$ x# |) c/ x3 c在创建设生成符号表的时候总是报有4个错误。
- Y% Q I- h. N9 j9 B I |运行环境是QUARTUS 11 WEB版,XP SP3. F6 {7 o6 D* X9 @' J d9 P
2 m! j/ \) h9 I1 ^. S1 | |
|