EDA365电子工程师网

标题: 请教,走线边上覆铜会影响阻抗么? [打印本页]

作者: nj2045 时间: 2013-1-24 22:27
标题: 请教,走线边上覆铜会影响阻抗么?
在论坛里搜了一下也搜不出来答案,情况如图所示,箭头所指走线应该按50欧姆进行控制,但是用SI9000计算线宽时需要考虑覆铜的影响么?

未标题-1.jpg (99.87 KB, 下载次数: 0)

作者: dcfj2004 时间: 2013-1-26 20:43
应该有影响吧，看距离了，信号会沿着阻抗最小的路径返回，等楼下高手解答

作者: happypig1984 时间: 2013-1-26 22:47
应该按surface coplanar waveguide来处理吧

作者: zebar 时间: 2013-1-29 15:29
本帖最后由 zebar 于 2013-1-29 16:49 编辑

看频率、间距、线宽
图上丝印标了10MHz，如果是这个频率，随便铺
再高2个数量级的话，3W（3倍线宽）间隙

作者: nj2045 时间: 2013-2-22 18:44
我是楼主,这两天学习了一下polar,计算了在覆铜和不覆铜时的差异,结论如下

在其他参数一样的情况下,在线间距(即走线和覆铜间距)大于一倍线宽的情况下,覆铜对走线阻抗造成的影响可以忽略不计

作者: clk 时间: 2013-2-26 12:31
是有影响的，建议铜皮离线远一点！

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)