EDA365电子工程师网

标题: DDR2/DDR3 的data线和地址总长多少才合适？ [打印本页]

作者: lemongao 时间: 2013-1-15 09:26
标题: DDR2/DDR3 的data线和地址总长多少才合适？
请教一下各位DDR的data线和地址在做等长时是否有总长的限制，因最近做了几块板感觉我绕的长度好像比别人的都长，查了一下datasheet也没看出有总长限制，不知道这个长度是否有要求，请各位大侠不吝赐教一下，谢谢

作者: wumeng1217 时间: 2013-1-15 10:57
没有很严格的要求，地址要比数据长，最好不要超过1500mil，我们仿真给的意见，如果两片DDR2芯片按照最高时钟频率做。等长应该控制在800mil(+\-400mil)内。

作者: lemongao 时间: 2013-1-17 17:35
哦，谢谢，我现在人帮的就是地址比数据长些，就是感觉我的数据线的总长也蛮长的，等长范围我给的倒是蛮小的

作者: daverong 时间: 2013-1-21 09:16
dffd

作者: lcm123456 时间: 2013-3-4 11:23
所有走线最好控制在1968mil以内

作者: soswelcome 时间: 2013-3-5 11:37
貌似这个没有多长的限制吧，只要等长就可以了。具体是2000mil，还是4000mil不作要求的？是不是这样啊？
有做过这方面的专家拍板

作者: 75484702 时间: 2013-3-5 11:41
我们是这样控制的数据和时钟400 地址控制和时钟200 数据选通对应数据25

作者: 75484702 时间: 2013-3-5 11:41

75484702 发表于 2013-3-5 11:41 ( @: |+ ^6 \+ P8 I0 z9 }
我们是这样控制的数据和时钟400 地址控制和时钟200 数据选通对应数据25

一般都有guide的参照设计guide就OK了

作者: huangkai0814hk 时间: 2013-5-23 14:36
看guidline决定

作者: lmyyjx 时间: 2013-6-9 08:55
一般都有guide的参照设计guide就OK了

作者: hxwang123 时间: 2013-9-1 08:32
高手

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)