EDA365电子工程师网

标题: cadence spb16.6在画封装时为什么改不了图纸尺寸啊 [打印本页]

作者: 余波和尚 时间: 2013-1-1 20:23
标题: cadence spb16.6在画封装时为什么改不了图纸尺寸啊
想画个元件封装，由于尺寸较小，想改一下图纸尺寸，居然改不了，有没有大侠可以帮帮啊？一点点改可以，不能一下子改那么小，得一点点改小。这是为什么啊！！求大侠指点！！{:soso_e149:}

作者: wangxingping 时间: 2013-1-25 15:21
我用的16.3，没碰到画封装图纸较小的情况，一般画封装图纸都很大的。只改过画原理图图纸的大小

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)