EDA365电子工程师网

标题: Mentor Expedition使用总结之交换管脚。 [打印本页]
作者: zmg2007    时间: 2012-12-28 14:49
标题: Mentor Expedition使用总结之交换管脚。
      最近做了一个FPGA管脚交换的项目，总结一下管脚交换，分享给大家，希望有用。) u3 C3 ]- n. b/ [( ~; g
ExpeditionPCB中管脚交换介绍.rar (772.82 KB, 下载次数: 421)
作者: li_suny    时间: 2012-12-28 16:43
写的非常好！学习。
8 Z; y9 M3 x4 v, Q5 C% f大规模的FPGA优化可以尝试一下I/O Designer,用熟悉了还是很方便的。
作者: 海龙    时间: 2012-12-28 16:53
这样做的话 在原理图上是交换的网络名还是？反标SYMBOL没什么问题吧？
作者: zmg2007    时间: 2012-12-28 16:53
谢谢李老师！ 目前主要在做PCB设计这块，I/O Designer现在试着用来建FPGA的库，这个挺方便的，后续有机会全流程用一下。
2 s7 c, @7 ]) f! L* `李老师，您的书买了，正在读，后续有问题再请教您！
作者: zmg2007    时间: 2012-12-28 17:02
如果是Mentor全流程：第一种是将流程先改为Keyin网标流程，交换完管脚后，对比前后两个网表，根据对比结果修改原理图。第二种是不改流程，那就只能在Bank内交换，给每一个bank加上可交换属性，在bank内做交换，交换好后反标，原理图会根据交换信息修改symbol的pin号。
作者: 海龙    时间: 2012-12-28 17:14
zmg2007 发表于 2012-12-28 17:02
- T) e& U6 l- r" M如果是Mentor全流程：第一种是将流程先改为Keyin网标流程，交换完管脚后，对比前后两个网表，根据对比结果修 ...
8 u7 D# ?4 l( L( E% v
修改symbol的PIN脚号，这个方法曾经使用过，但是在后期检查的时候容易出错，在IO desigener上交换的是网络名。如果这种方法也可以的这样做的话就爽了，毕竟IO那东西需要硬件设计师配合。
作者: li_suny    时间: 2012-12-28 17:18
本帖最后由 li_suny 于 2012-12-28 17:19 编辑
5 r  s/ B, b1 X" E* j$ s5 d  j  A2 _6 F
zmg2007 发表于 2012-12-28 16:53
, b" Y* S* y- I1 B" {谢谢李老师！ 目前主要在做PCB设计这块，I/O Designer现在试着用来建FPGA的库，这个挺方便的，后续有机会全 ...
+ N/ J/ O5 i0 N: U$ r' M

/ X' H4 [5 S" m4 Q/ Y6 P3 d; X不敢称老师，仅仅是在SiP方面参与了一些项目，觉得这项技术是以后PCB的一个发展趋势，加上EE Flow的一些新功能需要介绍给大家就写成了这本书，里面包含了一些个人的理解和技巧。
$ _+ q3 k1 W* ^3 A+ Y: u7 t1 K; ^- u. }7 X6 Y
在很多方面还要向大家学习！
9 _; |; M  S( @' l7 D: X% t8 i多交流，共同提高！谢谢！1 n/ A( }" o, I

, t( m( p/ X' W  o& ]% _! G' G
作者: zmg2007    时间: 2012-12-28 17:19
呵呵 是呀  AD的反标是可以选择交换Pin号还是Pin上的网络名，这点做的比较好！
作者: 海龙    时间: 2012-12-28 17:23
还是需要奥肯思跟Mentor总部提提建议，我现在都是在使用最笨的方法调管教了，IO在硬件的配合下用了几次，很爽，但是大多数还是手动调整，悲催的很！
作者: li_suny    时间: 2012-12-28 17:42
海龙 发表于 2012-12-28 17:23
$ d/ N  G  }6 w2 l还是需要奥肯思跟Mentor总部提提建议，我现在都是在使用最笨的方法调管教了，IO在硬件的配合下用了几次，很 ...
$ y% S1 f6 X& p* V' m' O
建议把I/O 的功能下放到Expedition？这倒是个好主意！
作者: givealittletime    时间: 2012-12-29 12:53
zmg2007 发表于 2012-12-28 17:02 % x6 {0 G; t7 b9 u- g4 d1 G; j8 Y4 e. a
如果是Mentor全流程：第一种是将流程先改为Keyin网标流程，交换完管脚后，对比前后两个网表，根据对比结果修 ...
/ }" j0 F9 T/ M* `$ p! e8 ]0 F6 l$ p
"第一种是将流程先改为Keyin网标流程"
" K- `6 G0 n' ?: ~- r7 R  S# }
4 A; n! w* ]. W4 G2 K. A: L这个在哪里设置？
作者: arciiu    时间: 2012-12-31 15:42
学习了
作者: zmg2007    时间: 2013-1-4 09:33
givealittletime 发表于 2012-12-29 12:53 + d# u0 v* ?4 L6 }
"第一种是将流程先改为Keyin网标流程"- z2 g1 j2 K$ r5 c9 {  e, o

" \4 H, Y: F+ Q, w) Y  F* f5 p这个在哪里设置？
0 t3 v6 a5 t7 b+ Q6 y
1. 新建一个库，在库文件夹下有一个lib\Templates\Layout下有一些ExpeditionPCB模板（也可以自己新建一个ExpeditionPCB模板），拷贝一个出来，把之前工程下的Logic文件夹考到这个新模板下，并把Logic下的Netlist.aug文件复制一个把后缀改为kyn。
! T, @# b* V) }4 n; d8 r2. 打开这个ExpeditionPCB模板，并把层数改成和你工程一样后保存退出。
) a0 O3 B' h3 h; ?3. 把ExpeditionPCB模板里的PCB下的Layout文件夹删除，将你工程里的Layout文件夹拷过来。打开这个数据即可，改为kyn网标流程后做一下前后标注。
0 V* f1 J6 ~8 ]6 N你试试。
作者: 陈丽    时间: 2013-1-6 09:21
非常棒的资料
作者: Magic520    时间: 2013-1-21 09:58
感谢分享！
作者: givealittletime    时间: 2013-1-21 15:25
zmg2007 发表于 2013-1-4 09:33
. I3 m# N0 [* O$ M8 d3 N% ]* f1. 新建一个库，在库文件夹下有一个lib\Templates\Layout下有一些ExpeditionPCB模板（也可以自己新建一个 ...
7 Q1 N, M. Y0 `# X
这么复杂的过程，不知道当初您是怎么想到的，佩服
作者: kms2hh    时间: 2013-2-26 19:19
非常珍贵的资料，楼主辛苦了！
作者: liujinjun816    时间: 2013-2-27 13:47
:):)
作者: 电路设计者    时间: 2014-3-22 23:57
我用了这方法后，EDIT part 后保存不了，主要是关联的SYMBOL管脚识别不到，要么就是全乱了
作者: scc_yangy    时间: 2015-5-11 14:31
li_suny 发表于 2012-12-28 16:43( k; e1 {  a/ g- W! U3 }
写的非常好！学习。4 L' V% l; o( \. O6 ?8 `( h6 u
大规模的FPGA优化可以尝试一下I/O Designer,用熟悉了还是很方便的。
3 B; o6 m% C) Q
请问IO Designer有教程吗？没看到有这方面的书籍哦* r& I9 Y9 Q% C& c2 ~# |( C# b
作者: tobao866    时间: 2015-6-14 15:06
感谢分享 3Q
作者: z12345678    时间: 2015-6-17 15:47
qqqqqqqqqqqqqq
作者: Shirley_zero    时间: 2015-8-2 23:04
谢谢分享，，，新手，菜鸟，学习中



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2