EDA365电子工程师网

标题: 求助：allegro 导入 siwave 后，层没有网络，请问为什么？ [打印本页]

---

作者: onroad    时间: 2012-12-25 15:47
标题: 求助：allegro 导入 siwave 后，层没有网络，请问为什么？
  我用的是allegro 16.3， 导入siwaave5.0， 没有报任何错，本来要在s参数， 放置add port to geometry,
  b" x- M. a$ k( ]( F在GND和VCC层的net是空的，请问各位大侠，这是怎么回事？怎么让net显示出来了？

---

作者: aibing7    时间: 2012-12-26 08:56
VCC和GND层没有NET哦。net是通过via和VCC、GND连接的。

---

作者: eeicciee    时间: 2012-12-26 09:17
如果你在PCB中定义好了层的网络，导入Siwave也会有的。

---

作者: onroad    时间: 2012-12-27 11:53
   非常谢谢各位
5 b* G# k. s# k/ F6 v
7 M$ E  t  A2 u. b4 y3 [* |  经过折腾，我知道原因了

3 G9 |5 u& X4 E2 W+ M  我把port放在通孔上了，如果不放在通孔上，信号线下的参考层的net就能看见。
# t  i/ ~) K- |
  如果这样，我就有另外的疑问，如果要看USB的s参数，如果把port放在usb的连接器，DM和DP就没有参考层的网络，大家都是放在过孔外的吗？
2 R  G, ^1 j/ n) K

---

作者: eeicciee    时间: 2012-12-27 13:56
DM和DP都参考地就行了。

---

作者: onroad    时间: 2012-12-27 15:44

eeicciee 发表于 2012-12-27 13:56
+ l' t- {0 ]! J5 [: L  MDM和DP都参考地就行了。

是都可以参考地，但是如果把port（我用的port to geometry) 放到USB connetor 的DM DP上， 对应的参考层GND的net是NC的，如果放在connector的外面， GND的net就能显示。usb connetor的dm pin和 dp pin都是通孔。如果不是通孔就没有这种情况

---

作者: eeicciee    时间: 2012-12-27 16:01
把siw文件发出来吧，下班回宿舍我加port给你看。再上传。

---

作者: onroad    时间: 2013-1-4 11:30

eeicciee 发表于 2012-12-27 16:01
' v! c2 K: R  m2 F2 v  B把siw文件发出来吧，下班回宿舍我加port给你看。再上传。

# q" ?! p! R  _( J: M2 n非常谢谢
+ P7 d4 k0 {* P/ c3 N1 F6 L/ w
附件是我用的usb的siw文件，我把port放在usb口就没有参考面

usb_sim.zip

2013-1-4 11:28 上传

点击文件名下载附件

下载积分: 威望 -5

25.62 KB, 下载次数: 7, 下载积分: 威望 -5

---

作者: eeicciee    时间: 2013-1-4 18:56


你自己有参考平面了。

未命名.jpg (136.8 KB, 下载次数: 0)

下载附件  保存到相册

2013-1-4 18:56 上传

未命名.jpg (47.92 KB, 下载次数: 0)

下载附件  保存到相册

2013-1-4 18:59 上传

---

作者: onroad    时间: 2013-1-6 17:44

eeicciee 发表于 2013-1-4 18:56
你自己有参考平面了。

2 H9 n; W2 k- L6 K$ C% y& V! L是有参考面了，你看我把port不是放在过孔上的呀!
( L' C1 p1 B2 K9 G% A. b% u如果放在过孔上就没有参考面呀

---

作者: eeicciee    时间: 2013-1-10 16:10

onroad 发表于 2013-1-6 17:44
是有参考面了，你看我把port不是放在过孔上的呀!
; D5 Q9 ^9 g# k; V: P" X, [如果放在过孔上就没有参考面呀

孔是通孔，当然不能放在上面啦。要放在走线的末端上

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2