EDA365电子工程师网

标题: 请教DxDesigner如何输出allegro的net list? [打印本页]

---

作者: 网上邻居    时间: 2012-12-25 09:43
标题: 请教DxDesigner如何输出allegro的net list?
请教DxDesigner如何输出allegro的net list?
8 }5 |5 V6 j2 i谢谢。

---

作者: xiesonny    时间: 2012-12-25 13:23
直接导出就可以了呀，里面有ALLEGRO的网表输出的，是TEL后缀的
+ r( i5 w9 o" A% j7 l3 P

---

作者: 网上邻居    时间: 2012-12-25 16:16
我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$ j/ N: X1 Z. T  `' t$PACKAGES
; B" c, n' x. S  M# v0 y/ q
! '' ;  ?
2 h& D5 T2 x& _' K; W3 c& y
$A_PROPERTIES
- n# c! h, T% }  w
' x0 A1 L6 u( O3 E6 |'PKG_TYPE' '0402'; ?
, `2 T4 h" `8 I/ X, l$ V'VALUE' '50'; ?
9 ~" b: g$ }2 L, O* \
5 _7 x6 U+ c: p5 V$NETS
3 L8 |! t3 o" Q  M& g% f) _# F* |
" \- x. R- ?" _( `9 {5 R: d$PINS
; v1 |2 j0 |1 `1 ]( E

---

作者: xiesonny    时间: 2012-12-25 17:21

网上邻居 发表于 2012-12-25 16:16
我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$PACKAGES

' `$ n9 x! f4 N. j  C& _8 d哈，这是PCBBBS PROTEL版的版主摸，，，

---

作者: 网上邻居    时间: 2012-12-26 09:15
是啊，小的不才，刚刚开始学dxdesinger,还望赐教

---

作者: xiesonny    时间: 2012-12-26 10:00

' W0 R, ^% ?, [$ m) g' D3 c, V2 q

网上邻居 发表于 2012-12-25 16:16
7 j. g' D6 a" G9 V( ~( @我输出的netlsit内容很少，有很多信息没有，请帮忙看看是什么原因呢？
$PACKAGES

* [# W, l, s( C) I# A1 U! @; N
1 Y, H0 G# J, k4 @% Y输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
测试如下。


, U9 ~2 H0 v0 t( p* e+ `- J+ h) J

---

作者: 海龙    时间: 2012-12-26 10:31
那样DxDesigner怎样和allegro交互布局呢？

---

作者: 海龙    时间: 2012-12-26 10:33

xiesonny 发表于 2012-12-26 10:00
输出少什么信息，不会吧。我测试过用DX输出allegro的网表。用allegro导入没有任何问题。
' b8 U& i6 \. |+ r1 m7 N: u测试如下。
...

交互方面可以么？
, u. l4 u5 S% B. g! y. O

---

作者: denniszeng    时间: 2012-12-27 10:52
应该要写个什么脚本程序吧，华为就是用DxD做SCH Allegro做PCB的

---

作者: 网上邻居    时间: 2013-1-1 17:02
需要配置什么脚本文件吗？

---

作者: braveboys    时间: 2013-1-10 10:30
这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比如没有添加pkg_type。用export没这么多意提示，要是缺失属性导入到allegro会有问题
! q) f9 a/ ~, Z1 t. R2 X

---

作者: 网上邻居    时间: 2013-1-10 15:02
楼上哥们能详细介绍下方法吗？

---

作者: iuven    时间: 2014-1-22 11:12
没有哥们分享啊，哎.........

---

作者: luhailei    时间: 2015-3-12 13:54

braveboys 发表于 2013-1-10 10:30
: A, e. f0 Q) Y9 @+ x5 T( R4 r7 _6 D4 W这个问题我曾经花了几天时间研究，可以用了。最好用create netlist ，这个还可以检查原路图的一些问题，比 ...

9 ?* @* c9 l+ c" W1 |/ E这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。
) V1 a- X3 s$ p, @: E

---

作者: braveboys    时间: 2015-3-14 02:04
现在设计电路少了，不太常过来了。
不知道大家的问题出在什么地方，因为我对allegro不熟，以前用mentor cdb流程比较多，后来因为需要，将 dx 添加属性，走了网表流程到allegro下。当时用的版本是ee2005.
需要在原理图符号中具有device，part，ref des，pkg_type 4个属性（level有书写也需要，实际测试貌似可以不用），就可以生成网表导入到allegro，导出时尽量用pcb interface（tools菜单），不容易出问题。
另：刚刚在ee vx.1与spb 16.6测试，成功，只不过2007后mentor恢复了使用part number而非device作为器件的主要标识符，但若走该流程，device看来还得添上。至少vx.1是这个样子的

---

作者: braveboys    时间: 2015-3-14 02:05

luhailei 发表于 2015-3-12 13:54
: t2 e) C( k: R# o这位大哥。能详细介绍下吗。怎样使用DXDESIGNER 的原理图和allegro配。

看下下面我的回复是否可解决您的问题
& k! j- Q1 G# y; d, }

---

作者: ponkarthikeyan    时间: 2015-10-16 14:52
我没有所谓的"Dx to Allegro Op SW"来霉素设计转化为Allegro网络表的特别许可证。请帮助，让我知道有没有什么技巧或任何其他方式来从DxDesigner中快板的网表
# u) ^* E, W5 f/ \! {

---

作者: jun168    时间: 2018-2-17 21:56
出allegro的net list?

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2