EDA365电子工程师网

标题: PCB 导入网表出错，但是又不知道是什么错误... [打印本页]
作者: xiaoyunvsmm    时间: 2012-12-14 07:38
标题: PCB 导入网表出错，但是又不知道是什么错误...
错误信息显示如下。。。求大神帮我解释一下。。万分感谢~~
  1. (---------------------------------------------------------------------)5 c: V8 x& A1 X4 w7 p! S$ N; t
  2. (                                                                     )+ o- q: [3 d( L7 v
  3. (    Netrev Allegro Import Logic                                      )6 f/ y0 X' P) j; @% l) F
  4. (                                                                     )/ z+ F- E2 G5 w! R) l
  5. (    Drawing          : SDX_Allegro.brd                               )
    8 x7 S: a+ `/ X6 |- N: y
  6. (    Software Version : 16.3p004                                      )8 l# j4 a& |4 j7 w0 G
  7. (    Date/Time        : Fri Dec 14 07:39:06 2012                      )+ Z6 P( A1 s, @" t
  8. (                                                                     )
    ( T& t! ?3 M, E/ y- s6 D$ b& O
  9. (---------------------------------------------------------------------)( Y" z4 k( ~' V0 t" f3 K% F

  10. , \# h6 ?! ^6 h8 _6 `$ f4 G

  11. & Q" ]$ P' D3 G1 ?$ y
  12. ------ Directives ------
    4 h3 d/ R7 V& d/ f* f) i

  13. * N* {7 d* ?& i. G6 u3 z" u
  14. RIPUP_ETCH FALSE;9 |  |! Y; `( X5 ?1 s
  15. RIPUP_SYMBOLS ALWAYS;
    , P# z3 f  w5 [
  16. Missing symbol has error FALSE;
    + L. z, |- X+ ?5 K8 _5 |: i
  17. SCHEMATIC_DIRECTORY 'D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO';+ p4 c5 x& D; l9 {
  18. BOARD_DIRECTORY '';
    3 [8 L, ~4 ]: t
  19. OLD_BOARD_NAME 'D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO/SDX_Allegro.brd';
    5 N# B: c0 s1 k4 z; f- q
  20. NEW_BOARD_NAME 'D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO/SDX_Allegro.brd';2 O# s6 L* D; T
  21.   O& {+ {$ n: v6 A2 Y
  22. CmdLine: netrev -$ -i D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO -y 1 D:/SPB_Data/SDX_ALLEGRO/SDX_ALLEGRO/#Taaaaaa05284.tmp
    " H! \- ^& A8 F3 ^- ~7 B9 P
  23. + w6 S% N% r2 d' _* f* D: F
  24. ------ Preparing to read pst files ------, S, @2 W0 Q+ w# }+ y% H! [- \

  25. ) c: N3 b+ ?3 P; K
  26. 0 z4 u! M8 ^& T: \
  27. #1   ERROR(24) File not found0 h) V% }3 I% l- {/ d4 B7 F
  28.      Packager files not found
    + Z9 W0 ]6 C8 G  Y8 D% P

  29. 9 R8 y( A: l  M: y9 H# w* U/ o+ X+ {
  30. #2   ERROR(102) Run stopped because errors were detected( g& v' o0 X+ P% N0 }* U
  31. 1 y7 G6 ^. Y' ?$ u" E4 \5 A' S
  32. netrev run on Dec 14 7:39:06 20121 p, N- l  k% U0 `  N! E3 v
  33. 1 ~( n/ y* k. d: d
  34.    COMPILE 'logic'
    0 n7 G) U0 j6 e, e/ `( ~
  35.    CHECK_PIN_NAMES OFF2 f( t( r% j+ N7 y2 q
  36.    CROSS_REFERENCE OFF9 d8 t. H1 m: U/ Q) j8 `# T0 s
  37.    FEEDBACK OFF
    - b/ X) m4 |/ K5 _
  38.    INCREMENTAL OFF
    * |3 y/ V! c0 s% R6 \
  39.    INTERFACE_TYPE PHYSICAL
    / h/ U) m- k$ A8 K( E4 u4 @
  40.    MAX_ERRORS 500
    . R- ]: o' V) _$ o& {2 P6 ~( R
  41.    MERGE_MINIMUM 5
    " ^" Y* a& w! A. a
  42.    NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
    - m. Q0 s# j( L) X5 w  e" h  s8 N" `
  43.    NET_NAME_LENGTH 24
    7 w1 h; d; m- r1 _
  44.    OVERSIGHTS ON
    ( o9 J7 ^$ y! M; |, |- Z3 x
  45.    REPLACE_CHECK OFF0 E* X/ e3 E3 k8 o
  46.    SINGLE_NODE_NETS ON
    ! N  _. d! [; _3 h
  47.    SPLIT_MINIMUM 0; B- T* w' O0 R- N7 S+ M* k
  48.    SUPPRESS   20( @% V# Z- K2 g' V6 H+ J
  49.    WARNINGS ON5 c6 V5 Z  g' U& U1 I. ]: N; b
  50. 1 J2 d; a6 |3 y# h; p
  51.   2 errors detected
    + s/ h& [% _: t3 V' n
  52. No oversight detected* ~/ L9 K1 s5 ?  S
  53. No warning detected- ^& P7 S/ r6 K6 S) h5 R3 ^

  54. 6 W! m# D# I4 {: v% H8 p
  55. cpu time      0:00:46: }' n% v' D6 B5 y4 H  G. @8 C" J
  56. elapsed time  0:00:00
复制代码
作者: 香雪海    时间: 2012-12-14 08:18
没有设置库路径
作者: 651267436    时间: 2012-12-14 10:18
嗯，应该是封装库的问题
作者: jjjyufan    时间: 2012-12-14 11:24
库的路径不对
作者: xiaoyunvsmm    时间: 2012-12-14 12:08
香雪海 发表于 2012-12-14 08:18
8 n. D: A5 M. i# {* @9 x没有设置库路径
3 {) y# u* G1 `- H4 I# V
请问可以检测出具体是哪几个元件没有对应的封装么？库路径已经设置了啊
作者: xiaoyunvsmm    时间: 2012-12-14 12:15
jjjyufan 发表于 2012-12-14 11:24
( \2 Y9 Q+ ]9 F6 p# F# A+ F2 B库的路径不对
& z$ x& i- I5 r- y) N4 P
请问可以检测出具体是哪几个元件没有对应的封装么？库路径已经设置了啊
作者: xiaoyunvsmm    时间: 2012-12-14 12:15
651267436 发表于 2012-12-14 10:18 4 |% R6 a# V3 e! b
嗯，应该是封装库的问题
% Y7 t( g8 d4 n+ _2 c+ n* c3 f% ]! M
请问可以检测出具体是哪几个元件没有对应的封装么？库路径已经设置了啊
作者: 风刃    时间: 2012-12-14 13:14
楼主的问题是，网表的路径没有指对应。读取不到网表信息啊，当然会出错。
作者: 南林维京    时间: 2012-12-14 13:20
应该是，你导入的网表，不对；/ b+ j5 F' h* A0 i
或说你导入的网表路径不对；9 w) q% g8 q# T' G$ P; W
你仔细看看，3 U$ @/ C  I4 ^5 N, t+ z2 \0 h! W

4 Y! x1 i5 f- u1 p" O# Z  应该是这个问题，. k: Q- R( s+ c
我之前碰到过，
作者: xiaoyunvsmm    时间: 2012-12-14 14:13
南林维京 发表于 2012-12-14 13:20 ' N; h# [  T5 e: t6 y/ P! [8 a2 y
应该是，你导入的网表，不对；
8 R, Y( c8 L* `  O/ b1 o4 L; W或说你导入的网表路径不对；
. N) O) X) O1 g8 @: n你仔细看看，
" z( k6 |0 j  t+ i1 R
谢谢~~~确实是网络路径不对...
作者: xiaoyunvsmm    时间: 2012-12-14 14:13
风刃 发表于 2012-12-14 13:14 : ?* {! [! U% w
楼主的问题是，网表的路径没有指对应。读取不到网表信息啊，当然会出错。

, I0 c& m) g  |2 E7 p! ~Thankyou ...真的是网表路径不对...



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2