EDA365电子工程师网

标题: 布线规则 [打印本页]

---

作者: wsllb    时间: 2012-12-13 19:04
标题: 布线规则
在高速数字电路中，当PCB布线的延迟时间大于信号上升时间（或下降时间）的1/4时，
该布线即可以看成传输线，为了保证信号的输入和输出阻抗与传输线的阻抗正确匹配，
可以采用多种形式的匹配方法， 所选择的匹配方法与网络的连接方式和布线的拓朴结构
+ g: w  R3 @7 w% u& g6 z  H有关。
这是华为PCB设计规则里面的，但是有点搞不明白，那位大神讲解一下啊！！

360软件小助手截图20121213190341.jpg (21.97 KB, 下载次数: 8)

下载附件  保存到相册

2012-12-13 19:03 上传

---

作者: twffwt    时间: 2012-12-13 19:58
这是Altera官方资料，关于各种端接的布线在有Stub及无Stub等情况下的效果，大家顶起来哈。。。

Board Design Guidelines.pdf

2012-12-13 19:55 上传

点击文件名下载附件

下载积分: 威望 -5

653.92 KB, 下载次数: 167, 下载积分: 威望 -5

---

作者: twffwt    时间: 2012-12-13 19:58
这是Altera官方资料，关于各种端接的布线在有Stub及无Stub等情况下的效果，大家顶起来哈。。。

Board Design Guidelines.pdf

2012-12-13 19:58 上传

点击文件名下载附件

下载积分: 威望 -5

653.92 KB, 下载次数: 63, 下载积分: 威望 -5

---

作者: laurentxu    时间: 2012-12-14 17:52
谢谢， 顶起

---

作者: elm99    时间: 2012-12-14 20:08
谢谢分享！

---

作者: aman    时间: 2012-12-14 20:27
好人，顶起

---

作者: 风刃    时间: 2012-12-15 08:29
谢谢分享。

---

作者: qq5771    时间: 2012-12-15 09:31
{:soso__11973171428566012989_3:}感謝分享!!!

---

作者: 阳晨希    时间: 2012-12-22 11:20
好东西啊。。。谢谢啦

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2