EDA365电子工程师网

标题: 介质层的最小厚度问题 [打印本页]
作者: dgwq    时间: 2012-11-28 11:55
标题: 介质层的最小厚度问题
请高手指点下，在设置层叠 的 时候，conductor   dielectric   plane   各层 可以设置的最小厚度是多少
作者: navy1234    时间: 2012-11-28 13:28
最小芯板厚度0.05mm,你是问软件中设置吗？这个没任何意义，介质层厚度主要是由结构（板厚）和阻抗决定的；当然影响这两方面的因素很多，如：层数，铜厚，介电常数等等
作者: dgwq    时间: 2012-11-28 14:10
5 Y& G/ j' D) R
4 p; L2 y6 s) z( u  g7 _
- c; D! F4 D" r* k
帮我看下，我为了满足阻抗要求* }1 D) F4 o5 B0 C( S* T& y( b
这样设置  的PCB能不能生产出来。
作者: dgwq    时间: 2012-11-28 14:40
有一层的铜厚  设置的0.012mm,不知道能不能实际生产出来。
作者: navy1234    时间: 2012-11-29 13:44
阻抗计算都有专业的软件，比如：SI9000.SI8000等；设计软件中可以模拟阻抗，但误差太大，因此很少有人用；你这里面参数怎么设置，PCB厂家都不会理的。内层常规是18um和35um铜



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2