EDA365电子工程师网

标题: DDR2 [打印本页]

作者: 624132806 时间: 2012-11-23 08:06
标题: DDR2
本帖最后由 624132806 于 2012-11-24 07:47 编辑

一般的设计规则是什么，怎么根据网路名判断那些是地址、数据、总线、时钟、使能……！分别要注意些什么规则？谢谢！大家说的DDR是RAM存储还是ROM存储？

作者: Larry_11844 时间: 2012-11-23 08:43
DATA01-32(64)代表数据线，DQS...前缀的要走差分，DQM和前面一起做等长，根据ddr的速率看误差多少，ADDR01-16（32）代表地址线，clk（N/p走差分）代表时钟线，跟地址线一起做等长，地址和数据一般500mil的误差，接受1000mil，极限1500mil
Vref是参考电压（最少20mil），rest是复位线，走线要加粗一般12mil极限是8mil，其他的应该都是电源线和地线了，拉出去直接打孔

作者: ivwssc334933 时间: 2012-11-23 08:44
学习了

作者: 哥斯达295 时间: 2014-10-13 09:06
学习了

作者: rdhd02 时间: 2014-11-14 21:03
学习了

作者: jsls0036 时间: 2014-12-15 23:06
学习了

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)