EDA365电子工程师网

标题: 发个DDR3布线 [打印本页]
作者: wangjing    时间: 2012-11-6 17:28
标题: 发个DDR3布线
本帖最后由 wangjing 于 2012-11-9 17:55 编辑
( n2 @/ ?; u5 Q+ [! U* o: j
& ?3 I( h# q" ]" [$ o$ [) P1 ]事先声明，brd文件只有ddr3部分走线，整个板子确实不便上传。brd文件在图片下面。不想下的可以不看，个别人请一定积口德。

all.jpg (450.23 KB, 下载次数: 63)

all

all

top.jpg (295.69 KB, 下载次数: 28)

TOP

TOP

atr03.jpg (255.95 KB, 下载次数: 16)

内层1层

内层1层

art06.jpg (283.47 KB, 下载次数: 15)

内层2层

内层2层

bot.jpg (155.01 KB, 下载次数: 13)

连到每片ddr的铜皮为VREF

连到每片ddr的铜皮为VREF

DM8168_ddr.zip

2.21 MB, 下载次数: 2164, 下载积分: 威望 -5

作者: dsws    时间: 2012-11-6 17:39
CPU看上去像是DM8168?
作者: wangjing    时间: 2012-11-6 17:46
dsws 发表于 2012-11-6 17:39 2 ]8 C7 R, Z& U6 H. b4 \
CPU看上去像是DM8168?

& v9 l0 t, u0 K+ `是的
作者: rasytc    时间: 2012-11-6 18:18
期望分享brd文件
作者: indenpendence    时间: 2012-11-6 18:25
来个brd文件，实在不行gerber也可以
作者: liujinjun816    时间: 2012-11-6 20:07
这个板子布线确实有水平，不知道信号完整性怎么样？
作者: weisty919    时间: 2012-11-6 20:24
学习了，向高手学习！！！
作者: lam007    时间: 2012-11-6 20:40
希望能讲解一下!
作者: bluemare    时间: 2012-11-6 21:41
8168用到了很多0201，让人抓狂
作者: ggbingjie    时间: 2012-11-6 21:44
希望能是个BRD文件传上来供我们研究
作者: ggbingjie    时间: 2012-11-6 21:46
干嘛线要绕那么远啊，不就是做个等长吗，线不是能短就短的吗
作者: dsws    时间: 2012-11-6 21:52
还不至于到0201的电容吧！
% r8 K6 D7 U. o8 B 0 n% R# a* P' Y. p  Y4 [' c6 H

* k( V; L' c9 R( M
作者: ggbingjie    时间: 2012-11-6 21:55
不要都是贴图啊，发个brd文件看看，这样看不出来拓扑结构啊
作者: 蛋炒翻    时间: 2012-11-6 22:00
人家都说了是机密了，不能提供BRD
作者: ggbingjie    时间: 2012-11-6 22:01
这年头有什么机密啊，随便把芯片名字改下不就好了
作者: longzhiming    时间: 2012-11-6 22:06
发到我邮箱给我欣赏一下,谢谢,
3 j) n5 k$ V' M# K/ r  z7 B224362485@qq.com
作者: cvntao    时间: 2012-11-6 22:19
传BRD文件上来看看
作者: 青虫    时间: 2012-11-6 23:26
高手！
作者: wangjing    时间: 2012-11-7 09:20
bluemare 发表于 2012-11-6 21:41
$ N! a0 C! ~) b- \9 P4 H4 G( D8168用到了很多0201，让人抓狂
" j6 E1 Z7 v+ U" W8 q+ a
客户强烈要求用0201
作者: xiaosj110    时间: 2012-11-7 09:27
我也想看看BRD图，
作者: wangjing    时间: 2012-11-7 09:29
ggbingjie 发表于 2012-11-6 21:46   [# |1 ^2 Y/ {' _
干嘛线要绕那么远啊，不就是做个等长吗，线不是能短就短的吗

" L/ Q0 W0 [3 b0 O2 z& m这线绕的很远吗？这种布局方式地址线只能做U型，使得最外面地址最长，最里面地址最短，所以在绕等长的时候并不如横着摆8片容易，但是上下各四片摆放确实能节省空间，是为了布局节省空间不得已这么做的
作者: ggbingjie    时间: 2012-11-7 09:35
wangjing 发表于 2012-11-7 09:29 ) s( ]# @$ d  Y6 X" L
这线绕的很远吗？这种布局方式地址线只能做U型，使得最外面地址最长，最里面地址最短，所以在绕等长的时候 ...

6 K" S5 n  O; J6 s, g6 p2 C我没有走过ddr3，你是什么拓扑？是怎么做等长的？不是所有地址都等长，数据等长？
作者: xiaosj110    时间: 2012-11-7 09:36
dsws 发表于 2012-11-6 21:52 8 ]$ P7 C& m% r( t" K4 d
还不至于到0201的电容吧！
. D# O9 o/ `, C8 d# r: m, t  L
您好！问一下，黄色和白色的是不是地址信号线？
作者: wangjing    时间: 2012-11-7 09:44
xiaosj110 发表于 2012-11-7 09:36
% ^# \, R% ]! o; W4 i您好！问一下，黄色和白色的是不是地址信号线？
7 g0 j/ J* H# G) v( o" B- W
好像没有黄色和白色哦，中间部分最长的每片都连的为地址线，两边为数据线，每边各一组。
作者: wangjing    时间: 2012-11-7 09:46
ggbingjie 发表于 2012-11-7 09:35 ) W) z6 p5 c% u& T: p5 y
我没有走过ddr3，你是什么拓扑？是怎么做等长的？不是所有地址都等长，数据等长？

& E6 _, F# x9 |# Z5 m. Q. |是菊花链，跟DDR2不同,DDR2大多走T型，如果空间够的话，左边四片右边四片横着摆是最好的
作者: xiaosj110    时间: 2012-11-7 09:56
wangjing 发表于 2012-11-7 09:44
" t+ _: S: P6 t3 Q, r好像没有黄色和白色哦，中间部分最长的每片都连的为地址线，两边为数据线，每边各一组。
% R$ k" t* t8 e" g$ S. O" T: H
哦，再问一下，你这个是那个特殊的菊花链，Fly-by吧？左边的4片串联，右边的4片串联？谢谢了
作者: ggbingjie    时间: 2012-11-7 09:56
wangjing 发表于 2012-11-7 09:46 " O  \& g8 Q, ~7 h
是菊花链，跟DDR2不同,DDR2大多走T型，如果空间够的话，左边四片右边四片横着摆是最好的

% K. c+ E  q- X. a2 I0 H我怎么没有看出来是菊花链呢，你好像所有的线都是从FPGA出来的，没有说先经过一片DDR3然后再到另外一块DDR3啊
作者: wangjing    时间: 2012-11-7 09:57
xiaosj110 发表于 2012-11-7 09:56
! ^3 i* i/ w4 P! w/ {# @哦，再问一下，你这个是那个特殊的菊花链，Fly-by吧？左边的4片串联，右边的4片串联？谢谢了
2 t; e4 @( W" K2 t6 Z* N6 b+ N4 D; g
是的。
作者: ggbingjie    时间: 2012-11-7 09:59
wangjing 发表于 2012-11-7 09:46 4 \5 k8 i$ o$ @) T+ p
是菊花链，跟DDR2不同,DDR2大多走T型，如果空间够的话，左边四片右边四片横着摆是最好的
  R# g6 H( `. A* D. ]: _8 @
看出来是菊花链了，数据线单独走线，地址线是菊花链，可是你的所有地址线没有走在同一层吧？
作者: wangjing    时间: 2012-11-7 10:00
ggbingjie 发表于 2012-11-7 09:56
  b9 O" Y, S3 ]( O  A# p我怎么没有看出来是菊花链呢，你好像所有的线都是从FPGA出来的，没有说先经过一片DDR3然后再到另外一块DD ...

3 W. Z4 v  E; NART03和art06中间最长的线都是地址线，四片ddr是连一起的
作者: wangjing    时间: 2012-11-7 10:02
ggbingjie 发表于 2012-11-7 09:59
4 v: d- `( r" S" G. b0 w" c看出来是菊花链了，数据线单独走线，地址线是菊花链，可是你的所有地址线没有走在同一层吧？
* x1 i0 T3 l3 S# o9 e
走了两层
作者: ggbingjie    时间: 2012-11-7 10:03
本帖最后由 ggbingjie 于 2012-11-7 10:05 编辑
: H1 o" N. `( I# J5 D
wangjing 发表于 2012-11-7 10:00 ( O# c8 r  ^# c" R/ [
ART03和art06中间最长的线都是地址线，四片ddr是连一起的

5 f, S+ Y! P" \/ k+ E. C
. T4 _3 n& \9 v( H/ C. D7 \看明白了，你地址线是分两层走完的，不过ddr不是对走线长度有要求的吗，你这样布局明显比横着摆放八个走线长啊
作者: wangjing    时间: 2012-11-7 10:06
ggbingjie 发表于 2012-11-7 10:03
* p6 _0 B. C9 P9 H4 o看明白了，你地址线是分两层走完的，不过ddr不是对走线长度有要求的吗，你这样布局明显比横着摆放八个走 ...
; X- j# E* V8 Z9 Q7 P
DDR3地址线到每一片等长就可以。
作者: ggbingjie    时间: 2012-11-7 10:13
wangjing 发表于 2012-11-7 10:06
0 \( f4 n' \  ]3 @8 ]  H1 E0 h, mDDR3地址线到每一片等长就可以。

6 |! ]9 Z2 r7 L4 Y你这样布局走线也不失为一种创新，值得借鉴，今儿学习了又，你ddr3等长是多少mil？
作者: wangjing    时间: 2012-11-7 10:14
ggbingjie 发表于 2012-11-7 10:13
$ j3 i% m) V' I) b你这样布局走线也不失为一种创新，值得借鉴，今儿学习了又，你ddr3等长是多少mil？

- E- j0 |+ B1 f" R' C+ m25mil
作者: dsws    时间: 2012-11-7 10:34
xiaosj110 发表于 2012-11-7 09:36   F, h4 R; t* A+ E/ c' k
您好！问一下，黄色和白色的是不是地址信号线？

8 }) f, A7 M2 K$ T$ y# D是的！
作者: nekita92    时间: 2012-11-7 10:37
我也需要学习，请发我邮箱65344650@QQ.com
作者: dsws    时间: 2012-11-7 10:41
wangjing 发表于 2012-11-7 09:29
5 p5 V0 ^9 S, b# l这线绕的很远吗？这种布局方式地址线只能做U型，使得最外面地址最长，最里面地址最短，所以在绕等长的时候 ...
2 ]6 w. |. g+ H$ I% d

$ l, z% }. a2 NU型确实会省些空间！
4 S% H! M/ G) k% m1 k, B! s/ d
* [4 }; c# G# w0 X( b" F8 @带ECC( K2 l/ f! g2 N0 T9 z/ x# q3 o
作者: wangjing    时间: 2012-11-7 10:46
dsws 发表于 2012-11-7 10:41 6 c+ ~+ z5 W4 R/ Q2 B
U型确实会省些空间！3 r* o- j' `5 @6 E2 M& j8 s

+ `1 d! @2 z3 w$ x6 y7 I& M, c带ECC

+ Q' G/ f6 g% n- I) X厉害！
作者: ippopotame    时间: 2012-11-7 10:48
求LZ的brd  ^2 |# k. g* ]& p
邮箱：Curtis.huang1027@gmail.com
  ]1 I2 {8 u/ t0 I谢谢
作者: nekita92    时间: 2012-11-7 10:50
我收到了，谢谢！
作者: xiluchan    时间: 2012-11-7 10:55
高手啊，很漂亮，能否给我也发一个brd文件，俺也学习学习。。。314927652@qq.com
作者: LIF0413    时间: 2012-11-7 11:31
发给我学习一下，jinxian1116@163.com
作者: hlj168    时间: 2012-11-7 11:43
楼主，你Y的，这文件是我司要求你司PCB设计，是机密文件，你就拿来这里参展，炫耀！我向你司市场经理投诉你
作者: hlj168    时间: 2012-11-7 11:44
楼主，你Y的，这文件是我司要求你司PCB设计，是机密文件，你就拿来这里参展，炫耀！我向你司市场经理投诉你{:soso_e155:}
作者: wangjing    时间: 2012-11-7 11:52
hlj168 发表于 2012-11-7 11:44
* I; [! v$ C7 K+ \楼主，你Y的，这文件是我司要求你司PCB设计，是机密文件，你就拿来这里参展，炫耀！我向你司市场经理投诉你 ...

5 `/ k$ }- N9 y9 s9 {) d炫耀？我有什么好炫耀的，这本来就是大家交流知识的平台，你是嫉妒吧，自己不会画。别丫的丫的的，你北京人你了不起啊？是我炫耀还是你炫耀。你还恐吓我，你投诉吧，我还不怕你，我的客户根本就不是北京的，再说我也没泄露什么机密。
作者: kley    时间: 2012-11-7 12:39
这样布线不用分Rank的吗？时钟线、地址线（加控制线）、数据线之间的关系是什么？
作者: 75484702    时间: 2012-11-7 13:02
楼主 可以的话 发我一份欣赏下，如果可以 把原理图也附带一份吧 谢谢  recheng1983@163.com
作者: wljcom    时间: 2012-11-7 13:24
wljcom@163.com,谢谢
作者: wangjing    时间: 2012-11-7 13:27
kley 发表于 2012-11-7 12:39
# [4 h3 m/ U* Y% B  M9 g这样布线不用分Rank的吗？时钟线、地址线（加控制线）、数据线之间的关系是什么？
7 u+ k1 S2 [' C. S6 J5 T
数据线和时钟线做等长，每片地址线等长。数据线和地址线不要求
作者: LOVE℃ωêi    时间: 2012-11-7 13:57
正是我想学的，楼主发一个michaelwei119@163.com
作者: hugeme    时间: 2012-11-7 16:25
dsws 发表于 2012-11-6 17:39 ' b$ L; R' l3 Q7 ?% c; F" n
CPU看上去像是DM8168?

/ X$ \/ v; f" i+ {, j1 ]你怎么就能看出来是8168，高手！
作者: really2003    时间: 2012-11-7 16:51
这种菊花链型，串联的地址线在cadence中可以做到总的等长，但是怎么做到CPU到每片DDR的地址线等长呢？
作者: wangjing    时间: 2012-11-7 17:10
really2003 发表于 2012-11-7 16:51
; o( E2 r9 m* ?3 I' f这种菊花链型，串联的地址线在cadence中可以做到总的等长，但是怎么做到CPU到每片DDR的地址线等长呢？

! `/ J4 W! }" T% Y1 M% D! v先要做cpu到最近的一个ddr的地址线等长，然后再分别做cpu到其他几片的地址线等长，这就要求ddr和ddr连接的地方每段都要做等长。
作者: really2003    时间: 2012-11-7 17:31
有无这方面(一段一段等长)设置的文档? thanks+ m1 x) F. p0 B! M. T2 w8 _
作者: wangjing    时间: 2012-11-7 17:51
really2003 发表于 2012-11-7 17:31
8 B2 O5 y, K8 b/ {有无这方面(一段一段等长)设置的文档? thanks

, ~2 b) _+ E- t9 z" f  t8 i0 I到一片DDR的等长会做了其他就会了。! c2 B) I( C: b- n
先设置最近的U1-U14等长，这段做好了再做U1-U13等长，其次U1-U12，U1-U11等长。要从最近到最远按顺序来。

11.jpg (222.57 KB, 下载次数: 4)

11.jpg

12.jpg (98.18 KB, 下载次数: 1)

12.jpg
作者: kley    时间: 2012-11-7 18:38
wangjing 发表于 2012-11-7 17:10
7 h# o0 T4 r- Q4 J$ U先要做cpu到最近的一个ddr的地址线等长，然后再分别做cpu到其他几片的地址线等长，这就要求ddr和ddr连接的 ...
/ R. v  e6 B. ~, ]6 |* m
他说的不是菊花链的拓扑结构，说的是T型结构的拓扑（A---->B\C\D\E）等长！( I% g! p; Y) \# @1 t0 N& r
请问一下菊花链与T型拓扑哪种拓扑结构更好？ 个人觉得T型拓扑结构更合理一些！
作者: kley    时间: 2012-11-7 18:41
菊花链拓扑做不了 Relative Propagation Delay  的吧！
作者: zengeronline    时间: 2012-11-7 20:48
那个几楼的成精了,cpu都能说得这么准...
. a8 {0 a& A. }DM8168好贵啊,看了一下ti的官网,都要90多$/1k,( x7 g1 V. m; b$ n' A
想问一下楼主画的板子要做的是什么东西
作者: kids2011    时间: 2012-11-7 23:03
顶一个，希望楼主能发个BRD文件来学习学习，邮箱：812647870@qq.com，感谢！
作者: wangjing    时间: 2012-11-8 09:14
kley 发表于 2012-11-7 18:38
9 I5 {7 ?3 \7 P# n/ O+ ?他说的不是菊花链的拓扑结构，说的是T型结构的拓扑（A---->B\C\D\E）等长！
, u9 D) A3 l( \6 I8 j! W6 ?$ g请问一下菊花链与T型拓扑哪种 ...

3 R8 M! K; b! o; s这跟DDR3的内部结构也有关系，你可以摆摆看，摆完就明白了。
作者: wangjing    时间: 2012-11-8 09:16
kley 发表于 2012-11-7 18:41 * C5 P8 a. q, g  b0 E1 v4 d
菊花链拓扑做不了 Relative Propagation Delay  的吧！
8 w/ ~4 l% S9 x- G$ |
哪种结构都可以做
作者: pan_lh1976    时间: 2012-11-8 09:38
求BRD学习参考.谢谢.邮箱: xiaoruquan@msn.com
作者: xinghong3208    时间: 2012-11-8 09:42
能发份到我邮箱吗？学习研究下，先谢了 pcblayout2008@126.com
作者: really2003    时间: 2012-11-8 10:40
能否发一份brd，学习下等长设置。
作者: really2003    时间: 2012-11-8 10:41
534841875@qq.com   谢谢。
作者: yesion1989    时间: 2012-11-8 12:26
小弟不才，想要你的作品来借鉴学习，谢谢。。本人邮箱237564880@qq.com
作者: 当雪花爱上梅花    时间: 2012-11-8 12:57
谢谢，能不能也分享我一份！！nbidjy@163.com
作者: 追风筝的人    时间: 2012-11-8 13:53
求楼主brd学习ddr3，万分感激，邮箱：981592239@qq.com
作者: chenyuyu    时间: 2012-11-8 15:51
学习
作者: chenyuyu    时间: 2012-11-8 16:05
e:\33.jpg
作者: chenyuyu    时间: 2012-11-8 16:06
E:\33.JPG ddr3?

33.JPG (422.99 KB, 下载次数: 1)

33.JPG
作者: luxifaweifeng    时间: 2012-11-8 16:17
389846182@qq.com,LZ,发份类似的brd来看看
作者: jiajinkey    时间: 2012-11-8 17:17
wangjing 发表于 2012-11-7 09:20 * }9 |% K. w, d
客户强烈要求用0201
9 A. S4 W- T$ v* n/ h8 ?0 p
发份到我邮箱吧，jiajin8612@126.com.谢谢！
作者: jingshuizhuxin    时间: 2012-11-8 17:58
能不能分享一下，谢谢啦!  540297614@qq.com
作者: qilinwang66    时间: 2012-11-8 17:59
多谢!学习了
作者: wplian2188    时间: 2012-11-8 18:12
谢谢楼主的无私分享，我现在正在学习DDR3，要是能够得到楼主的brd原文件的更好！我的邮箱是：455537509@qq.com   谢谢！
作者: yuju    时间: 2012-11-8 18:17
不道德，发。。。
作者: feiyue08    时间: 2012-11-9 08:56
wangjing 发表于 2012-11-7 13:27 ( K3 f6 Q5 t& w, w, B; U6 S  A; Q5 l' m
数据线和时钟线做等长，每片地址线等长。数据线和地址线不要求

1 X+ m2 @  Z* @! {数据线 跟时钟线等长 没搞错吧
作者: minidust    时间: 2012-11-9 09:09
研究研究，xinlai.nudt@gmail.com，谢谢楼主！
作者: dgwq    时间: 2012-11-9 10:28
984673847@qq.com.  谢谢，
作者: wangjing    时间: 2012-11-9 10:59
wplian2188 发表于 2012-11-8 18:12 7 {2 o% x; r5 v, c# u# \
谢谢楼主的无私分享，我现在正在学习DDR3，要是能够得到楼主的brd原文件的更好！我的邮箱是：   谢谢！
8 u8 S$ |6 R7 @4 i7 v" n
已上传ddr3部分的brd文件
作者: DIA3BLO    时间: 2012-11-9 13:30
chenyuyu 发表于 2012-11-8 16:06 ; ?& v2 l4 W7 m0 X& p: }* x
ddr3?
" U2 [. `7 q& |% \6 J: P% M6 `% D8 c
LGA1366！X58主板！
作者: wangjing    时间: 2012-11-9 14:07
DIA3BLO 发表于 2012-11-9 13:30 6 w; s. _! t- S: J  i  y
LGA1366！X58主板！

( r7 R. e& ]7 s) u% A! e! L" Z是TI8168
作者: vincent_xiao    时间: 2012-11-9 14:13
本帖最后由 vincent_xiao 于 2012-11-9 14:14 编辑
4 v, f; t# _; x4 L1 a% m0 k6 p" C7 r! k& O8 \7 A
6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~{:soso__8961432591078930798_3:}
5 j2 ~" E$ p5 I" C2 l6 Z3 G" Q7 Q3 p. c
作者: wangjing    时间: 2012-11-9 14:21
vincent_xiao 发表于 2012-11-9 14:13
. F7 i9 M" t) l! D- E* p5 B6层同样布局类型的DDR3,上传来给大家看看.接受评议~~~

9 S  L! T- b# V1 M" k4 x" d& F8 [T型？
作者: lyb0121    时间: 2012-11-9 14:25
359354215@qq.com谢谢楼主
作者: vincent_xiao    时间: 2012-11-9 14:33
wangjing 发表于 2012-11-9 14:21 2 y* z% r( G5 d6 [) @9 V2 h
T型？

% s- i" A+ d  b' ]0 g4片SDRAM，每二片时钟各自独立，ADD是4片互连，所以采用T型方式走线方式比较好做等长,有没更好的建议.....
作者: wangjing    时间: 2012-11-9 14:54
vincent_xiao 发表于 2012-11-9 14:33 % D8 `4 S  _# Y$ a$ G. P# U7 o
4片SDRAM，每二片时钟各自独立，ADD是4片互连，所以采用T型方式走线方式比较好做等长,有没更好的建议.... ...

+ C% K7 P* M" |$ X/ c0 J那并联终端电阻是两边都放了？
作者: vincent_xiao    时间: 2012-11-9 15:00
wangjing 发表于 2012-11-9 14:54 & s, \$ p: l7 y# v
那并联终端电阻是两边都放了？

3 s: J: H1 u' |) z, B没有用到并联终端电阻。好像DDR3大多都是不加并联终端电阻的吧，DDR2就要求一定要的。
作者: dsws    时间: 2012-11-9 16:18
vincent_xiao 发表于 2012-11-9 15:00 + ^* i+ Q5 K/ S7 J, ]
没有用到并联终端电阻。好像DDR3大多都是不加并联终端电阻的吧，DDR2就要求一定要的。
! s) q% p0 O/ @6 N( F
不加并联的很常见！
作者: ggbingjie    时间: 2012-11-9 16:28
dsws 发表于 2012-11-6 21:52 $ L: l. l$ [7 f) s1 ?: A7 u
还不至于到0201的电容吧！

) ~4 N$ ^2 T, v+ W4 g: ]( j你的这种布局也不错，走线菊花链也不错，谢谢分享
作者: DIA3BLO    时间: 2012-11-9 17:21
wangjing 发表于 2012-11-9 14:07
. O! A3 B, J; L4 u' d8 p3 L是TI8168
2 S. @- l& q% v2 Q
我说的是72L的那张图
作者: 小枫哥    时间: 2012-11-9 17:29
厉害！期待brd文件！{:soso_e179:}
作者: wangjing    时间: 2012-11-9 17:52
小枫哥 发表于 2012-11-9 17:29 / j% t0 H1 x$ F5 ~, x0 k
厉害！期待brd文件！

  `: k) x+ {, c3 A. r5 r. v* b) \已经发了 在图片下面
作者: 0835120153    时间: 2012-11-9 18:42
中间那几组线这样走不会超长吗?
作者: detrff    时间: 2012-11-10 15:33
本帖最后由 detrff 于 2012-11-10 15:41 编辑
$ f6 ~* s! E2 Z6 M; h7 A# [; g+ o& c3 ~
我不是layouter 工程师，是做硬件设计这一块的。; t/ M, ?; J1 m9 d9 ~/ t
楼主这板子lay的好啊！- W  z; I) |& u0 J
DDR3的几大特点都注意了！6 f& X* X" [) G: @& p
1. Vref的参考电压要求比较高+/- 75mV,所以其走线必须要有要求，考虑到电压纹波的要求。0 d) D6 Y3 r& r8 E
2. DDR3采用的是Fly-by的拓扑结构，在这里面很有体现，而且采用U型，省板面积，好。3 W: D) C3 U: C- Q5 ^
3.两个通道的走线基本上是一致的，我想是不是用copy操作完成的（DDR3颗粒部分）
* _! y* r0 R. K! m4. 看不到内部电源分割的情况，比较可惜了。" C$ ?. U5 A* \* {9 \/ ]8 K
是个值得参考的板子
作者: 血夜凤凰    时间: 2012-11-11 20:18
这年头 其实除了公司专门开办的板厂外 其实都存在加工环节就被外泄的可能性 据行业内所知 PCB板子在板厂都有可能被人给卖掉的 就算是保密 别人买了你的产品拆除了 花些时间也就有了 除非搞什么IC级锁定 要不就是更高一级的设定也行
作者: 血夜凤凰    时间: 2012-11-11 20:19
现在都微型化了 IC进了PCB板 进了软导线里 国内加工不行 但是借鉴下 改进 尽可能靠扰在国内卖还是算是新式产品的
作者: 血夜凤凰    时间: 2012-11-11 20:20
虽然做在板子上还是和外国佬比没有什么优势 至少在国内还是新产品 还能够卖些钱的



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2