EDA365电子工程师网

标题: 关于VHDL 除法 [打印本页]
作者: a20061475    时间: 2012-11-5 11:22
标题: 关于VHDL 除法
我想问下，如果我定义的 8 F% v2 ?  z6 O+ [/ i0 i- j$ _3 y9 t
VARIABLE A:INTEGER RANGE 0 TO 100 :=20;
6 t. C9 L7 h) S6 K0 xVARIABLE B:INTEGER RANGE 0 TO 100 :=4;2 @( S' g9 v; p! \+ u
VARIABLE C:INTEGER RANGE 0 TO 100 ;
; B2 M& H  e# Y" t# ]+ M, \; e- Z1 z) G6 U* u9 E: F9 y

8 z6 A: T, O* L, Y& a我这里可以直接 C:=A/B吧，为什么网上 说 现在的工具不能综合 除法，我试了下Qii8.1 仿真时可以出结构的吗。- k9 {3 r: c1 g. i1 |
. W1 z3 c8 h/ h2 F6 o
PS:网上说的那些都是采用 2的几次方来运算的。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2