EDA365电子工程师网

标题: [求助]DDR3 T型拓扑走线关系 [打印本页]

---

作者: bmzyluo    时间: 2012-10-30 14:58
标题: [求助]DDR3 T型拓扑走线关系
刚开始接触DDR，现在要LAYOUT个DDR3的板子，由于空间有限，所以拓扑结构
8 W9 `0 S0 R3 K0 V% z  m1 E9 |
! ~: B$ \% q+ \# q定为T型，如图：


" P) q2 x% C5 X' K采用4片DDR，那么对于地址线和控制线走线L01、L02、L03、L04，是否要求L01 = L02，L03 = L04？

---

作者: 316604579    时间: 2012-10-30 17:00
我也迷茫中    2片都头疼  

---

作者: zhangjinhe    时间: 2012-10-30 18:21
我也是啊 我画的ddr和楼主的一样这个真的很迷茫啊？？？？？    技术交流群179611013

---

作者: part99    时间: 2012-10-31 00:48
采用T型走线，应该是这样：
9 n3 _* I) [, p- aL0-12=L0-34, L12-1=L12-2, L34-3=L34-4，象个树一样的分支等长，在主分支的地方做终结，也就是，上拉到VTT，对地放个5-10pf的电容。

---

作者: 457958672    时间: 2012-10-31 08:23

part99 发表于 2012-10-31 00:48
采用T型走线，应该是这样：
  L" H) \; Y* Z8 u0 H& jL0-12=L0-34, L12-1=L12-2, L34-3=L34-4，象个树一样的分支等长，在主分支的地 ...

* w: Q9 }% f* q. C: E. @l0-12和l0-34怎么等长呢

---

作者: 李泽尚    时间: 2012-10-31 08:56
如果一定要走T型拓扑的话，1和3中间做个T点，2和4中间做个T点，再在1和2中间放个T点，由于PADS没办法PINPAIRS的长度测量（传说中9.5有？），建议你4片DDR3的布局相对于BGA的中心对齐，尽量保证1和3之间关于T点对称，2和4之间关于T点对称。再有就是4片DDR离BGA的距离不要太过远了。
上张图片给你参考下吧。

1.png (82.81 KB, 下载次数: 5)

下载附件  保存到相册

2012-10-31 08:55 上传

---

作者: neon    时间: 2012-10-31 11:42
DDR3能走T型？

---

作者: wyb546024278    时间: 2012-10-31 12:00
迷茫，求高人指点！

---

作者: 75484702    时间: 2012-10-31 13:02
ddr3的拓扑结构不是要走菊花链的吗，怎么T形拓扑可以吗

---

作者: 李泽尚    时间: 2012-10-31 19:18
前提是你的层和空间够用，当然优先菊花链。不够的话……

---

作者: rx_78gp02a    时间: 2012-10-31 19:28


我有个疑问，所有DDR3控制器都支持菊花链吗？

---

作者: jiajinkey    时间: 2012-11-1 10:50
fily-by-fly

---

作者: 木棉花    时间: 2012-11-1 11:33
论坛有个贴子回复的比较好！

---

作者: 霹雳风雷    时间: 2012-11-8 21:57
DDR系列的芯片布线，会有两种方式：一个就是菊花链，一个就是T型线。
& d0 ?# X- r3 J3 k# N% g" a但是这并不意味着任何一种线都是可以的。
6 ~% X) q, p) Z4 ?7 \$ [/ e对于菊花链主要用于走数据线，而T型线主要走地址线。这个是有区分的

---

作者: yangyang1989    时间: 2012-11-8 22:42
DDR3都是采用fly-by走线，T型走线不允许吧！！我做都是这样的！

---

作者: kley    时间: 2012-11-29 09:49
我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

---

作者: wanglan    时间: 2012-11-29 11:14
学习下

---

作者: pwj6323    时间: 2012-12-4 10:05

kley 发表于 2012-11-29 09:49
我们一直都是做T型拓扑，还没有做过菊花链的，一直都没有问题！

6 G  }8 b/ s+ w) t' H% vDDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是为了更有效的控制DDR3的阻抗连续，因为DDR3的时序可以更可靠地进行内部控制了。这种控制方式被称之为write/read leveling(读写时序矫整）

---

作者: jimmy    时间: 2012-12-4 10:22

pwj6323 发表于 2012-12-4 10:05
DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
走fly-by结构主要是 ...

6 d  Z( G; M* c4 F

---

作者: 316604579    时间: 2012-12-5 11:05
之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催  

---

作者: beyondoptic    时间: 2012-12-5 17:56
如果负载少，比如2片或者4片是可以走T拓扑的，

另外表底贴的可能走T点也比较好走点

当然所有的DDR3都首先建议走Fly-by结构。Fly-by的眼图会明显优于T拓扑。

---

作者: bmzyluo    时间: 2012-12-11 09:01

316604579 发表于 2012-12-5 11:05
之前一个朋友做DDR3的板，由于空间有限，我建议她走T型了   结果做出来的产品 跑不起来  悲催

& c4 l* M; j' R# f! F/ f* i: k还好，我们这边也是一直做T型4片DDR，好的板子能跑到500MHz以上。但是如果要跑1333或者1600就必须是fly-by拓扑结构了。

---

作者: bmzyluo    时间: 2012-12-11 09:05

beyondoptic 发表于 2012-12-5 17:56
如果负载少，比如2片或者4片是可以走T拓扑的，

1 |9 b/ |) d: v! |8 a/ Q1 J另外表底贴的可能走T点也比较好走点

如果要完全发挥DDR3的功能，肯定要fly-by拓扑结构，不过如果空间有限，且DDR3不需要跑到1333或者1600的话，用T型也可以，T型结构layout好的话跑到1066应该没问题。

---

作者: bmzyluo    时间: 2012-12-11 09:20

jimmy 发表于 2012-12-4 10:22

3 `6 V: m  i, d5 t2 Rfly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。

3 K7 [) H- g: T# U, L( y8 `$ \像给相机、手机layout的我看就走不了fly-by。

---

作者: jimmy    时间: 2012-12-11 11:40

bmzyluo 发表于 2012-12-11 09:20
) c0 o% y' l2 W. Lfly-by结构资料在网站这里倒是很多，但是T型的好少，不过我看应该有蛮多人还是在用T型结构吧。

5 c" L8 Z8 B% o' |- y  c像给相 ...

至于用T还是fly-by。
) P. u2 A% A4 `' Y
首先要看主芯片的推荐设计。如果没有推荐，应采用fly-by

---

作者: 冠少H    时间: 2012-12-12 17:32

yangyang1989 发表于 2012-11-8 22:42
DDR3都是采用fly-by走线，T型走线不允许吧！！我做都是这样的！

请问fly-by走线是什么意思啊

---

作者: Tiv    时间: 2012-12-13 10:11

jimmy 发表于 2012-12-4 10:22

经典。。。。。。。

---

作者: Tiv    时间: 2012-12-13 10:18

pwj6323 发表于 2012-12-4 10:05
: H% h& D& }2 \$ m* |DDR3如果需要跑更高的速率，需要走FLY-BY结构。且越多的负载器件，越适合走fly-by。
8 J- K  ]: O6 h5 ]2 v5 C* w+ ?& K7 ^走fly-by结构主要是 ...

, `1 G6 n9 P# I0 s9 }% d6 B4 H能麻烦普及一下基础吗？？呵呵
/ Q0 q& Z3 A* f2 x7 X2 t
# n) {' C" h+ R5 z& i: E1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
  q5 ]. B' n" B. N2、在DDR3上，阻抗不连续会带来什么现象和后果？

麻烦大侠们了。。。。。。。

---

作者: jimmy    时间: 2012-12-13 10:51

Tiv 发表于 2012-12-13 10:18
) X, ]$ J/ r% T, W+ Q能麻烦普及一下基础吗？？呵呵
: f% V; t0 t: w" \/ V) b- S& k
' P* A. j5 ?( N! x; {# N1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

. }4 {; u+ R, ]  ]关于DDR的拓扑结构和走线资料，希望对大家有帮助
3 J: a) M8 w  Y- vhttps://www.eda365.com/forum.php? ... 05&fromuid=1147

---

作者: pwj6323    时间: 2012-12-13 14:38

% i5 L+ o/ W6 k! a) J& }, e

Tiv 发表于 2012-12-13 10:18
  D7 ?7 N' Y) t7 [! r1 ?能麻烦普及一下基础吗？？呵呵

0 t  w9 J! n6 {/ ?* l4 Z- O1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连 ...

! U$ g. t# w- U! p8 p- G) ]+ k0 x
1 N$ @. S2 u4 a, c1、走fly-by结构 是如何实现（或为什么能） “更有效的控制DDR3的阻抗连续”？
" X: S7 l; k, ~9 J2 Q' ^) D这可以从DDR1,DDR2说起，由于芯片内部没有时序控制功能，为了满足时序建立、保持时间的裕量，我们只好走T形连接、树（星）形连接，但对于T形和树形都存在较长分支走线的现象，因此在DDR2的地址线上需要拉一下50-120的拉电阻，电阻值的大小除了起电压偏置效果，还可以将分支两端的走线阻抗拉高（见ATI规范中）。
, C4 y' |9 _8 X1 B' {而fly-by，与菊花链类似，但要求更短小的分支，因此可以更好地控制分支带来的信号反射现象，这种走线方式对于更高速并口走线的阻抗控制具有更有效的作用。当然，此种方式对于PCB上任何走线都是需要遵循的真理。{:soso_e100:}

7 H* C% ?# b. w6 G2、在DDR3上，阻抗不连续会带来什么现象和后果？
+ }; K0 H  F% V1 b0 N这个可以看下高速设计的理论，阻抗不连续会带来很多问题。。。

---

作者: tuzhiquan    时间: 2012-12-25 19:07

jimmy 发表于 2012-12-11 11:40
至于用T还是fly-by。

首先要看主芯片的推荐设计。如果没有推荐，应采用fly-by

如题，这个是跟心片的设计有关吧？我一个板人家说就是用T的，不用FLY-BY。他说是心片从设计的时候就决定了。但也没说其它的原因

---

作者: tuzhiquan    时间: 2012-12-26 10:46

tuzhiquan 发表于 2012-12-25 19:07
6 j- n, I" }3 C5 D4 B如题，这个是跟心片的设计有关吧？我一个板人家说就是用T的，不用FLY-BY。他说是心片从设计的时候就决定了 ...

但不知道为什么，他说是控制器的设计有区别，但还是不太明白

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2