EDA365电子工程师网

标题: 时钟电路问题 [打印本页]

作者: acheng1230 时间: 2012-10-29 16:06
标题: 时钟电路问题
图片一为布局布线电路
二为电路图，我想问问众位能人这样布线和电路图的走向不同，会对时钟信号有影响吗？

1.jpg (32.62 KB, 下载次数: 0)

2.jpg (28.77 KB, 下载次数: 0)

作者: eeicciee 时间: 2012-10-29 16:13
你的空间很大，可以摆的更好一下。你这样会无故产生很多stub走线，不好。

作者: acheng1230 时间: 2012-10-29 16:28

eeicciee 发表于 2012-10-29 16:13 - w' j) u! }0 |; |( r
你的空间很大，可以摆的更好一下。你这样会无故产生很多stub走线，不好。

STUB走线是指的拐角太多吗？我那个是两层板，和其他的器件避让条件比较多，但是按照原理图上的摆放空间还是有的，就是不知道这两种布线对时钟信号有什么影响

作者: eeicciee 时间: 2012-10-29 16:32
一般情况下你的才25M，影响不大（还要看看你时钟走线是不是太长）
但是严格来讲，这样布局走线是不对的

作者: acheng1230 时间: 2012-10-29 17:00

eeicciee 发表于 2012-10-29 16:32
( q+ b3 C6 Y9 ~: A8 S1 D6 e! b& O一般情况下你的才25M，影响不大（还要看看你时钟走线是不是太长）
2 B$ T9 j- K+ |. {1 j但是严格来讲，这样布局走线是不对的

哦，谢谢了

作者: zzlhappy 时间: 2012-10-29 22:44
你这个频率又不高，这样摆问题不大，主要是那你那两根进IC PIN的走线没有走好！

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)