EDA365电子工程师网

标题: 在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。 [打印本页]
作者: 荒村战士    时间: 2012-10-25 21:04
标题: 在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。
本帖最后由 荒村战士 于 2012-10-25 21:06 编辑
4 Y  w, B9 u3 m! S, `
: U8 Z+ Y: G3 t" y4 X; x* o9 n' E在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。
1 m" e+ F8 l1 Y( U3 c: i所谓“开漏电路”概念中提到的“漏”就是指MOS FET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOS FET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成。如图1所示：   
  p; e+ e$ A5 K. F* J! N8 u% Q' h$ {# A3 D  _: i0 o. R/ U( a$ \4 S. c
) A7 C5 x3 P  A1 N
* H0 w7 H' a+ P! r. \: Q% \: R0 H/ r
组成开漏形式的电路有以下几个特点：
: _. ~: z' q) P- i1 b: _; ^1. 利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R pull-up ，MOSFET到GND。IC内部仅需很小的栅极驱动电流。如图1。
  ~1 S' r, L: h6 h" F2. 可以将多个开漏输出的Pin，连接到一条线上。形成“与逻辑”关系。如图1，当PIN_A、PIN_B、PIN_C任意一个变低后，开漏线上的逻辑就为0了。这也是I2C，SMBus等总线判断总线占用状态的原理。: @' b0 R( l& t& c) r1 ~7 |. w
3. 可以利用改变上拉电源的电压，改变传输电平。如图2, IC的逻辑电平由电源Vcc1决定，而输出高电平则由Vcc2决定。这样我们就可以用低电平逻辑控制输出高电平逻辑了。
6 A! W* _$ R) c6 G& ]2 i4. 开漏Pin不连接外部的上拉电阻，则只能输出低电平。
; X5 t& r8 k" _( d% A$ _- `5. 标准的开漏脚一般只有输出的能力。添加其它的判断电路，才能具备双向输入、输出的能力。8 y! `7 e9 p- y$ T4 ^$ a

: a( U3 f" H  `' P * `" \8 D" d9 ^6 J' q8 D1 N
9 Z  W3 v. K* E' `; X
应用中需注意：
7 M7 S) X' f$ {7 k" }1.   开漏和开集的原理类似，在许多应用中我们利用开集电路代替开漏电路。例如，某输入Pin要求由开漏电路驱动。则我们常见的驱动方式是利用一个三极管组成开集电路来驱动它，即方便又节省成本。如图3。) U9 f) Q; Z# s" W0 H: ^3 [
2.  上拉电阻R pull-up的阻值决定了逻辑电平转换的沿的速度。阻值越大，速度越低功耗越小。反之亦然。
: c+ S7 f' [* T" j3 f/ ]5 o2 L% f) P

2 ~  E% E6 A8 J* v' M9 j  [
. `, I2 l2 ~8 K  W' h
作者: dianzier    时间: 2012-10-26 11:38
不错不错
作者: 似水骄阳    时间: 2012-10-31 12:00
归根到底还是器件的原因，场效应管和三极管的区别，前者是电压决定电流的器件，后者是电流决定电流的器件；前者是栅极，源极，漏极，后者是基极，集电极，发射极。
作者: lgl2466    时间: 2012-10-31 17:08
受教了
作者: wwzsxcq    时间: 2012-10-31 20:51
有人做个总结还是不错，呵呵
作者: wuxuelin2006    时间: 2012-11-1 13:02
说的不错



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2